近年、組み込みシステム向けの言語として、マルチプラットホーム、ネットワ ーク親和性、セキュリティなどの点で優れた性能を有するJavaが注目され ている。多くの場合、Javaはバイトコードの処理を仮想マシン上で行なっ ているために処理が極めて遅く、消費電力も大きいという問題がある。この問 題を解決するために、Javaを処理する専用ハードウェアの開発が注目され ている。一方、半導体製造技術の進歩により、これまで製品のプロトタイプ用 として利用されてきた再構成可能なハードウェアを製品に組み込んで利用する ことが広く検討されている。再構成可能なハードウェアは、書き換え可能な論 理素子を持ち、任意の論理回路を構成することができる。これを用いることで 、必要に応じてハードウェアを変更することができる。現在、特に、再構成可 能なハードウェアの動的な再構成を利用した新しい計算機構が注目されている 。動的な再構成を用いることで、少ないハードウェア資源で多くの機能を実現 でき、用途に応じた回路を構成して処理の高速化に利用することも可能である。
本研究では、再構成可能なハードウェアの動的な再構成に注目し、これを利用 したハードウェアJIT機構を持つJavaプロセッサ(J-Java)を提 案する。ハードウェアJIT機構は、プログラム実行中にバイトコードを動的 に解析し、それに対応する回路を再構成可能なハードウェア上に動的に構成す る機構である。ハードウェアJIT機構を用いることでJavaの処理の高速 化が可能となる。再構成可能なハードウェアには、構成に必要な時間を考慮し た結果、FPAA(Field Programmable ALU Array) を採用し、高速な再構成を可能とした。ハードウェア記述言語VHDLを用い て設計を行ない、サンプルプログラムを用いて評価を行なった。この機構を使 用しない場合と比較して、最高数倍の高速化が可能であった。この機構の実装 により、組み込み機器でJavaを高速に処理できるものと考えられる。