

計算機の周辺インターフェース

概要

テーマは MPU 周辺インターフェース(周辺LSI)とそれに関連するインターフェース素子(ドライバ/レシーバ/トランシーバ/センスアンプなど)である。

周辺LSI やインターフェース素子は、本文2節に説明するように多岐にわたっている。このため全てのものを取り上げることはできない。従って、本実験では、周辺LSI としてパラレル通信コントローラの一つである PPI(8255)、タイマ/カウンタの 8253、割り込みコントローラの 8259とその周辺LSIに関わるインターフェース素子であるデコーダIC、バスバッファIC を題材に取り上げて、それらの機能と取り扱いについて学び、これらのデバイスを使ってパソコンの拡張スロット用のインターフェースボードを設計・製作する。また、アセンブリ言語や高級言語(BASIC言語、C言語)を利用して製作したI/Oボードを駆動させることで計算機周辺インターフェースの一端を学ぶものである。

スケジュール

- (1) 1回目：テーマ全体を把握し、デコーダICとバスバッファICに関する初步的な実験を行う。
2回目からの準備を行う。
- (2) 2日目からは、入出力ボード等の設計・製作を行う。
- (3) 4回目：アセンブリ、C言語、BASIC言語を用いて製作したI/Oボードを動作させる。

執筆：長岡敏彦 名古屋大学工学部・工学研究科技術部計測・制御技術系技術長（技術専門官）

協力：関川純哉 名古屋大学大学院工学研究科博士課程後期課程修士*-理工学専攻満了

工学博士（名古屋大学 1993.3）

小野孝男 名古屋大学大学院工学研究科博士課程博士課程後期課程情報工学専攻満了

同 電子工学専攻助手 工学博士（名古屋大学 1993.3）

(Ver1.0:1994.08, Ver1.1:1995.02, Ver2.0:1996.08, Ver.3.0:1997.08, Ver.3.1:1999.08)

目 次

| | |
|---|----|
| 1. 目 的 | 1 |
| 2. インターフェース | 1 |
| (1)インターフェース用IC | 1 |
| (2)周辺LSI | 2 |
| (3)8080A/8085AとZ-80のファミリ | 2 |
| 3. パラレルI/Oポート | 3 |
| 4. インターフェース用IC | 3 |
| 4. 1 アドレス・デコーダ用IC | 3 |
| (1)74LS138 | 3 |
| (2)74LS139 | 3 |
| 課題1 デコーダの実験 | 4 |
| 4. 2 バス・バッファIC | 4 |
| (1)信号線の方向とバッファの向き | 5 |
| (2)バッファ用IC | 5 |
| ①74LS245(双方向用) | 5 |
| ②74LS244(出力用) | 6 |
| 課題2 双方向バスバッファ回路の実験 | 6 |
| 4. 3 コントロールバス・バッファ | 7 |
| 4. 4 アドレスバスバッファ | 7 |
| 4. 5 データバスバッファ | 7 |
| (1)データバスの方向がCPUに向くとき | 7 |
| 5. 8255 PPI (Programmable Peripheral Interface) | 10 |
| 5. 1 特徴と機能の概要 | 10 |
| 5. 2 8255の動作説明 | 11 |
| 5. 3 8255のモード | 13 |
| 5. 3. 1 モード0(ベーシックモード) | 13 |
| 5. 3. 2 モード1(ストローブ入出力) | 14 |
| 5. 3. 3 モード2(ストローブ双方向バス入力) | 16 |
| (1)制御信号の読み出し | 17 |
| モードセットのコントロールワード | 17 |
| 5. 3. 4 8255の動作実験プログラム | 18 |
| 例 ポートAから入力したデータをそのままポートB、Cに出力する | 18 |
| 8ビットポートを用いる場合 ①8086アセンブリで記述 | 18 |
| ②N88-BASICで記述、③TURBO Cの場合 | 19 |
| 16ビットポートを使用した場合 ④TURBO Cの場合、⑤8086アセンブリの場合 | 19 |
| 例 LEDを右から左へ順次点灯 | 20 |
| 例 ビット0のスイッチがONで全部のLEDを点滅/OFFで点滅停止 | 20 |
| 5. 3. 5 割り込み処理 | 22 |
| (1)i8086の割込み | 22 |
| (2)PC-9801の外部割込 | 23 |
| (3)割り込み処理プログラムの実験 | 24 |
| 実験、準備1、準備2 | 24 |
| 割り込み実験プログラム | 25 |
| 5. 3. 6 8259A | 25 |
| (1)8259Aのイニシャライズの方法 | 26 |
| (2)8259Aのイニシャライズプログラム | 27 |
| (3)EOIコマンドの送り方 | 28 |

| | |
|--------------------------------------|----|
| (4)OCWコマンドフォーマット | 29 |
| (5)外部割込み実験 | 29 |
| 6. 8253(Programmable Interval Timer) | 33 |
| (1)8253の基本動作 | 33 |
| (2)8253の特徴 | 33 |
| (3)8253の動作説明 | 34 |
| (4)MPUとの接続 | 35 |
| 6. 1 8253の動作モード | 35 |
| (1)モード0(カウンタ完了割り込み) | 35 |
| (2)モード1(プログラマブルワンショット) | 36 |
| (3)モード2(レートジェネレータ) | 36 |
| (4)モード3(矩形波レートジェネレータ) | 36 |
| (5)モード4(ソフトウェアトリガストローブ) | 37 |
| (6)モード5(ハードウェアトリガストローブ) | 37 |
| 6. 2 コントロールワードと初期値のロード | 37 |
| (1)コントロールワード | 38 |
| (2)カウンタのモニタ方法 | 38 |
| ①読み出し動作 | 38 |
| ②リードオンザフライ(Read on the fly) | 39 |
| ③カウンタ2にカウンタラッチ・オペレーションを行うプログラミング | 39 |
| 6. 3 8253の割込み実験用のプログラム | 39 |
| 実験 | |
| 7. 8255の拡張I/Oボードの製作 | 41 |
| 7. 1 PC-9801/PC-8801の拡張スロットバス | 41 |
| 7. 2 周辺ICをMPUに接続する方法 | 44 |
| 7. 3 パソコンの拡張I/Oスロットに接続 | 44 |
| ①AC特性について | 44 |
| ②DC特性に関して | 44 |
| ③リセットの接続方法 | 44 |
| ④アドレスデコード回路 | 45 |
| 16ビットI/Oアドレスデコーダ | 45 |
| 7. 3. 1 PC-9801拡張I/Oポート回路(8ビットデコード) | 46 |
| 7. 3. 2 PC-9801拡張I/Oポート回路(16ビットデコード) | 48 |
| (1)アドレスデコーダ | 48 |
| (2)アドレス/コントロールバスバッファ(74LS244) | 48 |
| (3)データバスバッファ(74LS245) | 49 |
| (4)8255の各ポート(ペリフェラル部) | 49 |
| (5)16ビットI/Oポートの部品とI/Oポート部品配置図 | 49 |
| 7. 3. 3 実験ボード | 51 |
| 7. 3. 4 I/Oボードの動作確認テストプログラム | 53 |
| (1)I/Oボード動作確認テストプログラム(16ビットデコード) | 53 |
| (2)I/Oボード動作確認テストプログラム(8ビットデコード) | 53 |
| 7. 3. 5 PC-9801拡張I/Oボード回路(16ビットデコード) | 54 |
| (1)拡張スロット用8255I/Oポートのアドレス | 55 |
| (2)C言語を用いるときの手続き | 55 |
| (3)動作確認テストプログラム | 55 |
| 実験 C言語を用いて全ポート出力、各ポートへ同じデータを出力 | 55 |
| 実験 N88-BASIC(86)を使う場合 | 56 |
| 7. 6. 6 PC-9801拡張I/Oボード回路(16ビットデコード) | 57 |
| 8. 課題 | 57 |
| 9. 参考資料 | 58 |

計算機の周辺インターフェース

インターフェースという言葉は曖昧で明確な定義はない。取り合えず、二つの異質なものを接続する境界あるいは同質でない別の系に属するものを接続するものとして捉えることにする。

マイコンに目を向けてみよう。マイコンはCPUが1つの系をなしており、CPUの外界に他方の異なる系が存在している。さらに、2つの系を結んで信号の往来を可能にさせるものとしてバスが存在している。この状態において信号をバスにうまく乗せ、2つの系を取り持つように機能するものが周辺インターフェースと言える。このように見れば、周辺インターフェースはCPUと周辺の入出力機器との間にあってCPUの制御下で入出力機構を代行し効率的なデータ変換を行うデバイスであると言うことができる(周辺LSI)。

周辺LSIは、CPUおよびデバイスの進化とともに多種多様のものが作られている。周辺LSIは、CPUによって制御し易く、かつ、CPUとデータ交換が出来易いように工夫されている。特殊な周辺機器コントロール用LSIは、どのような種類のCPUにも接続できるように作られている。RS232C、EIA232D、RS422や光アイソレータ(LED-トランジスタ/ダイオード型フォトカプラ)などの伝送用ラインインターフェースもある。インターフェースを信号レベルでみるとTTLレベルのものと、そうでないレベルのもの(例:C-MOSやRS-232C)がある。アナログ物理量とディジタル物理量の相互変換(A/D-D/Aコンバータ)、トランスデューサからの電流信号や電圧信号を相互に変換する信号処理用のLSIや、TTLレベルと他の信号レベル(C-MOS、RS-232Cなど)の整合を行うものなどもある。

1. 目的

8080A/8085AとZ-80の周辺インターフェースであるPPI(8255)、PIT(8253)、さらにこれらを使うにあたって必要になるアドレスデコーダIC(LS138, LS139)、バスバッファIC(LS244, LS245)、割り込みコントローラIC(8259A)、多入力論理素子(LS30, LS133, LS688)を取り上げて、その特徴や動作、CPUとの接続方法、使い方などを学ぶ。得た知識をもとにしてZ80系あるいは8086系のパソコンであるPC-9801の拡張用I/Oポートに取り付けて使うインターフェースボードを設計・製作する。これによってアドレスデコードの方法と回路構成法、バスバッファ回路の構成法を、アドレスバス/データバス/コントロールバスとCPUとの関係などを学ぶ。I/OボードにLED、A/D変換器などを接続して駆動させることによって周辺インターフェースの一端を学ぶ。

2. インターフェース

(1)インターフェース用IC

- ① バス・ドライバ : TTLレベル → 高出力TTLレベル
- ② バス・レシーバ : 小入力TTLレベル → TTLレベル
- ③ バス・トランシーバ : ①と②の組み合わせ
- ④ ライン・ドライバ : TTLレベル → 不平衡信号
TTLレベル → 平衡信号
- ⑤ ライン・レシーバ : 不平衡信号 → TTLレベル
平衡信号 → TTLレベル
- ⑥ ベリフェラル・ドライバ : TTLレベル → 高出力オープンコレクタ
- ⑦ 専用ドライバ : TTLレベル → 専用信号レベル
- ⑧ 専用センスアンプ : 専用信号レベル → TTLレベル
- ⑨ その他

- ◇ ④、⑤は伝送用ラインのインターフェースでRS232C、EIA232D、RS422、IBMなどの規格を満たす。
- ◇ ⑥は電球を点灯したり、リレーやモータなどを動作させたりできる高出力が特徴である。
- ◇ ⑦、⑧はコアメモリ用のICなども含む。

(2) 周辺LSI

マイコンの周辺LSI(インターフェース)を機能別に分類し一覧表にしておく。これらの詳細はメーカーが出している個別半導体データブックやICデータブックを参照されたい。

表1. 周辺LSI一覧

| | |
|-----------------------------|---|
| Bus Arbiter/Transceiver | CDP68HC68 ₍₄₎ , 8289 ₍₁₎ , μPD71613 ₍₅₎ , 8282/8283 _(ALL) , 8286/8287 _(ALL) |
| Clock Generator | μPD71011C _(1, 2, 5) , MBL82284 ₍₂₎ , 82C84A ₍₂₎ , TMPZ84C60 ₍₃₎ MC6875 ₍₄₎ , MB8867 ₍₄₎ , μPD71611 ₍₅₎ , Z8581 _(ALL) |
| real time Clock | SMC5242C _(1, 2) , MC146818 _(ALL) , MSM6242 _(ALL) , RP5C01 _(ALL) RP5C62 _(ALL) , TC8250P _(ALL) , TC8521P _(ALL) , μPD4990 _(ALL) |
| Time/Counter | 8253 _(1, 2) , Z8430/Z80CTC ₍₃₎ , MC6840 ₍₄₎ , Z8036 ₍₆₎ , CDP1878 _(ALL) |
| DMA Controller | μPD8257 ₍₁₎ , μPD8237 _(1, 2) , Z8410R ₍₃₎ , SCB68430 ₍₇₎ , MC6844 ₍₇₎ MC68450 ₍₇₎ , μPD71071C _(ALL) |
| DRAM Controller | M66201 _(ALL) |
| Data Separator/VFO | MB4107 _(ALL) , μPD71065 _(ALL) , FDC9216 _(ALL) , SED9420CAC _(ALL) SMC9520C _(ALL) |
| GPIB | MC68488 ₍₇₎ , μPD7210 _(ALL) , TMS9914 _(ALL) |
| SCSI | WD33C93/A _(ALL) , NCR5380/S _(ALL) , NCR5386 _(ALL) , HD64951 _(ALL) μPD72111 _(ALL) , MB89351 _(ALL) , MB89352P _(ALL) , MB87030/31, AIC6250 |
| Serial通信Controller | 8251A _(1, 2) , μPD7201A _(1, 2) , Z8470 ₍₃₎ , Z8440~Z8442 ₍₃₎ , MB8868 ₍₄₎ MC6850 ₍₄₎ , Z8030 ₍₆₎ , SCN68562R ₍₇₎ , MC68681 ₍₇₎ , MC68652 ₍₇₎ MB8875 _(ALL) , SCN2691 _(ALL) , IM6402/6403 _(ALL) , S65C51 _(ALL) HD6852 _(ALL) , LH8572 _(ALL) , INS8250 _(ALL) , RF5C59 _(ALL) SCN2641 _(ALL) , SCN2651 _(ALL) , STC9610F _(ALL) , μPD72001 _(ALL) |
| Parallel通信Controller | 8212 _(1, 2) , 8216/8226 _(1, 2) , 8255A _(1, 2) , 8279A _(1, 2) , MBL8288 _(1, 2) MBL82288 _(1, 2) , MB89363 _(1, 2) , Z8420 ₍₃₎ , MBL8243/8CS48(8048CPU) MC146823 ₍₄₎ , MC6821 ₍₄₎ , MC68230 ₍₇₎ , CDP1851 _(ALL) |
| 割り込みController | 8259A _(1, 2) , CDP1877 ₍₁₈₀₀₎ , SCB68154 ₍₇₎ , SCB68155 ₍₇₎ , MB472 ₍₄₎ |
| 複合Controller | MC68901, 8256 _(1, 2) , M5M82C800 _(1, 2) , MB89392 _(1, 2) , μPD71059C |
| CRT&GRAPHICS-Controller | μPD3301 _(1, 2) , MB89322 _(1, 2) , TMS34010 _(ALL) , HD63484 _(ALL) MC6845 _(ALL) , μPD7220 _(ALL) , MB89321 ₍₄₎ , RP5C16 _(ALL) |
| LCD Controller | HD64645 _(1, 2, 3) , MSM6255 _(1, 2, 3) , HD63645 ₍₄₎ , MSM6240 _(ALL) MSM6262 _(ALL) , MSM6265 _(ALL) , SED1330F _(ALL) , T6963 _(ALL) T7754 _(ALL) |
| Floppy/Hard Disk Controller | HD63463 ₍₇₎ , HD63265 _(ALL) , WD1770/1772 _(ALL) , FD179X-02 _(ALL) MB89342 _(1, 2) , MSM6241 _(1, 2) , LH0110 ₍₃₎ , MB89311 _(ALL) μPD7260 _(1, 2) , μPD7261 _(1, 2) , μPD765AC _(ALL) , μPD7262 _(ALL) |

下付きカッコ内の数字 1:8080A, 8085A系 2:8086, 80186, 80286系 3:Z80系 4:6800系
5:Vシリーズ系 6:Z8000系 7:68000系 ALL:汎用タイプ その他:CPU名

(3) 8080A/8085AとZ-80のファミリ

8255A/8255A-5(PPI)と8253/8253-5(PIT) および Z80PIO(Z8420)とZ80CTC(Z8430)を主たる題材として取り上げる。

- ① 8255A/8255A-5(インテル) : CPU-8080A/8085A の Programmable Peripheral Interface(パラレルI/Oポート)
- ② 8253-5 (インテル) : " の Programmable Interval Timer
- ③ Z8420(Z80PIO)(サイロク) : CPU-Z80 の Parallel Input / Output Controller

◇ MK3881(モステック社), LH-0081(シャープ:ノーバージョン2.5MHz MAX), LH-0081A(アイ・ジヨン 4MHz MAX)
LH-0081B(バージョン 6MHz MAX), μPD780(NEC)

④ Z8430(Z80CTC)(サイロク): // の Counter Timer Circuit(カウント/タイマ)

3. パラレル I/Oポート

パラレル I/Oは図1に示すように、CPUから8ビット(16ビット)のデータをパソコンの外部に伝えたり、外部の信号を8ビット(16ビット)のデータとしてCPUに伝えるポートである。




図1 CPUとCPUの外界との関係

4. インターフェース用IC

4. 1 アドレス・デコーダ用IC

デコーダ入力端子にn個の2進数を入力したときの組み合わせの合計数に等しい数の出力端子が用意されていて入力端子に0か1の入力をしたとき、その組合せに対応した1つの出力端子が選択され、その出力端子から0を、他の出力端子から1を出力するよう設計されたICをデコーダと呼ぶ。デコーダはCPUに接続された周辺機器の接続切り換えに用いられている。ここでは74LS138と74LS139を取り上げて簡単な説明を加えておく。

(1) 74LS138

(3 to 8 Demultiplexer)
イネーブル入力のG1をH(1)ア)にし、GA(2)と(G2B)とをL(0)にした状態でセレクト力端子のA, B, CにH(1)またはL(0)の信号を入力したときの状態によって特定の1つの出力端子がLアクティブとなり他はハイインピーダンスになる。イネーブルが他の状態の時は出力端がすべてハイインピーダンスとなる(表3)。

表3 74LS138(デコーダ)の真理値表

| 入力 | | 出力 | | | | | | | | | | |
|--------|--------|--------------|---|---|----|----|----|----|----|----|----|----|
| ENABLE | SELECT | DATA OUTPUTS | | | | | | | | | | |
| G1 | G2 | C | B | A | Y7 | Y6 | Y5 | Y4 | Y3 | Y2 | Y1 | Y0 |
| * | 1 | * | * | * | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 |
| 0 | * | * | * | * | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 |
| 1 | 0 | 0 | 0 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 0 |
| 1 | 0 | 0 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 0 | 1 |
| 1 | 0 | 0 | 1 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 0 | 1 |
| 1 | 0 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 |
| 1 | 0 | 1 | 0 | 0 | 1 | 1 | 1 | 1 | 0 | 1 | 1 | 1 |
| 1 | 0 | 1 | 0 | 1 | 1 | 1 | 0 | 1 | 1 | 1 | 1 | 1 |
| 1 | 0 | 1 | 1 | 0 | 1 | 0 | 1 | 1 | 1 | 1 | 1 | 1 |
| 1 | 0 | 1 | 1 | 1 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 1 |

$$G2 = G2A + G2B$$


(例) C=1, B=0, A=1とするとコード CBA=(101)₂=(5)₁₀, 即ち Y₅=0 他の Y_Nはすべて 1となって Y₅がセレクトされる。

(2) 74LS139 (Dual 2 to 4 Demultiplexers)

入力端子はENABLEのG端子1)とSELECTのB, Aの3入力であり, OUTPUTSのY₀, Y₁, Y₂, Y₃がデコーダの出力となっている(パッケージには2組入っている)。

① ENABLEの G端子が 1(H レベル)になると B, A 端子の状態がどうあらうとデコードされない。

② ENABLEの G端子が 0(L レベル)になると B, A 端子によってデコードされる。



1)、1)':ENABLE

□)、□)':SELECT

△)、△)':DATA OUTPUTS

表4 74LS139の真理値表

| 入力 | | 出力 | | | |
|--------|--------|--------------|----|----|----|
| ENABLE | SELECT | DATA OUTPUTS | | | |
| G | B A | Y3 | Y2 | Y1 | Y0 |
| 1 | * | 1 | 1 | 1 | 1 |
| 0 | 0 0 | 1 | 1 | 1 | 0 |
| 0 | 0 1 | 1 | 1 | 0 | 1 |
| 0 | 1 0 | 1 | 0 | 1 | 1 |
| 0 | 1 1 | 0 | 1 | 1 | 1 |

G=0 のとき 2ビットの 2進数コード

A, B に対して該当する出力 Y_n が 0 になる。

課題1 デコーダの実験

図2は、74LS138を使ったデコーダの実験回路である。表3の真理値表を参考し適宜必要な入力を印加して Y_0 から Y_7 の出力を順次セレクトして動作状況をテスタやオシロスコープを使って観察しデコーダの動作と使い方を深め考察と感想を加えよ。

4. 2 バス・バッファ IC

ICを使うときファンイン、ファンアウトという言葉に出会う。これは1個のTTL ICに対して何個まで TTL IC が接続できるかを示す数である(図3)。マイコン・システム・ディバイスは MOS型であり、トライステート機能をもつていてハイインピーダンス状態をとるので単純にはファンイン、ファンアウトは計算できない。Z-80 CPU の出力端子のドライブ(駆動)能力は、ノーマルタイプの TTLで1個、LSタイプの TTLなら4個までである。それ以上のドライブを行うと Hと Lの規定電圧を保てなくなり、誤動作の原因になる。実装面積が狭く、配線長が短い場合や接続する TTLの個数が少ないとバッファ(緩衝器)は必要ない。それ以外のときにはバッファを設けてドライブ能力を強化する必要がある。







図2 74LS138を用いたデコーダの実験回路



ICによっては1つの端子に IC内部で幾つもゲートが接続されているものもある。この場合には、TTLの接続できる数は減る。

図3 TTL ICのファンアウト/ファンイン

CPUのバスにはアドレス・バスとデータ・バス、コントロール・バスがあるが、図4(a)はこれらのバスにバッファを入れるときの基本的な挿入位置を示している。何枚もの基板に分かれてシステムが構成されたり、各回路を別ボードに組むような場合には図4(b)のように各ボードの出入り口にトライステートのバッファを設け、ゲートの役割も持たせておく。必要に応じてバスバッファをハイインピーダンスにしてCPUから切離して負担を軽くしたりする。



(1) 信号線の方向とバッファの向き

バッフの向きはCPUの各信号線の方向性に従つて決める。

Z-80 CPUを基準として各信号線を分類すると入力、出力、双方向の3つがある(図5)。

- ①入力 : BUSRQ ←CPUバス制御
RESET, WAIT, INT, NMI ←CPU制御
 ϕ ←クロック
- ②出力 : A0～A15 ←アドレス・バス
TORQ, MREQ, RD, WR, MI ←システム制御
HALT, RFSH ←CPU制御
BUSAK ←CPUバス制御
- ③双方向 : D0～D7 ←データ・バス

(2) バッファ用IC

データ転送にDMA(Direct Memory Access)を使うと複雑になるので使わないことにした。表5に、トライステート・バスバッファ(Tri State Bus Buffers)ICを示す。74LS244(出力信号用)と74LS245を取り上げて簡単な説明を加える。

① 74LS245(双方向用)

図6に74LS245のピン接続図を示す。

双方向用(Transceivers)として設計されているためゲート(G)の他に方向性を切り換える端子(DIR)が付加されている。ゲートのGをHレベルにすると双方向の両端が切断される(A off B)。ゲートのGをLレベルにするとDIR信号によって方向が決定され、双方向バッファとして機能する。




図5 信号線の方向とバッファの向き

表5 トライステート・バス・バッファIC

| 出力用 | 双方向用 |
|-------------------------|-------------------------------|
| 125, 126, 240, 241, 244 | 242, 243, 8216, 8T28, 8T128 |
| 365, 367, 368, 425, 426 | 8T26, 8T126, 8T34, 8T38, 440 |
| 540, 541, 8T95, 8T96 | 441, 448, 2905, 2906, 2907 |
| 8T97, 8T98, 81LS95, | 226, 8304, 245, 640, 641, 642 |
| 81LS96, 81LS97, 81LS98 | 643, 644, 645 |




図6 74LS245のピン接続図

② 74LS244 (出力用)

図7に74LS244のピン接続図を示す。ICには $\bar{I}G$ と $\bar{Z}G$ のゲートがあり、各々4つのバッファを制御している。 $\bar{I}G$ と $\bar{Z}G$ がHレベルのとき Y はハイインピーダンスとなる。 $\bar{I}G$ と $\bar{Z}G$ がLのとき $Y=A$ となる。このように $\bar{I}G$ と $\bar{Z}G$ のゲートが4つのバッファを制御している。2つの回路を共通にして同時に制御すると、8回路(8ビット)分のバッファとなる。




図7 74LS244のピン接続図と動作説明図

課題2 双方向バス・バッファ回路の実験

図8は、74LS245を使った双方向バス・バッファの実験回路である。74LS245のENABLEとDIRに信号を印加してA側から入ってくるデータはB側へ、B側から入ってくるデータはA側へ通過、あるいはデータが入ってくるのを遮断するようにせよ。この動作状況をテスタやオシロスコープを使って観察しバッファの動作と使い方を理解し考察を加えよ。

(注) 入力、出力信号の印加、観測などはピンを両端をミノ虫クリップを取り付けたリード線を使って行うこと。




図8 双方向バス・バッファ74LS245の実験回路

4.3 コントロールバスバッファ

コントロールバスバッファの信号方向は双方向性ではないので切り換える必要はない。コントロールバスの8本の信号線はトライステート出力線(4本)と非トライステート出力線(4本)に分けられる。

- トライステート出力 : MREQ, TORQ, RD, WR
 - 非トライステート出力 : HALT, BUSAK, MI, RFSH
- 74LS244(出力信号線用)を使ってトライステート出力グループはCPUのBUSAK信号で制御し、非トライステートグループはゲート \bar{G} をLレベルにして常に出力になるようにしておく。

【説明】 BUSAKがLレベルになるとトライステート出力信号線はハイインピーダンスになる。このため74LS244のゲートをHレベルにしなければならない。そこで、インバータを介してゲート \bar{G} を制御する。




図9 コントロールバスバッファ

4.4 アドレスバスバッファ

アドレスバスの信号線は16本(16ビット)あり、信号の方向は出力であるから切り換える必要がないので74LS244(出力用)を2個使用する。但し、トライステート出力端子なのでBUSAK信号で制御した(図10)。

74LS244のゲートコントロール端子(1ピン, 19ピン)はGNDに接続しておいてもよい。図10のようにBUSAKをNOT回路を通して接続しておけばよい。通常は、BUSAKはノーアクティブ(Hレベル)であるので1, 19ピンはLレベルとなってゲートが開く。

4.5 データ・バス・バッファ

データバスは、信号の方向が双方向性であるから何らかの方法で切り換える必要がある。さらにトライステート出力端子であるからアドレスと同様にBUSAK信号で制御しなければならない。このため74LS245(双方向用)を用いることにした。74LS245の \bar{G} 端子をHレベルにすると機能としては方向性を持たなくなり、両端子間はOFFとなり、ハイインピーダンスになる。このことから方向を決めるには \bar{G} 端子をBUSAK信号で制御すればよいことがわかるであろう。

データバスの信号の方向はメモリやI/Oデバイス等からデータを読み込む場合のみCPUに向く、そうでない場合には常にCPUから外へ向ける(出力の方向)。このようにしておかないとCPUが正規の動作以外にバスラインからデータを取り入れてしまって誤動作の原因になる。

(1) データ・バスの方向がCPUに向くとき

データバスの信号の向きがCPUに向かうのは次の場合である

①オペコードフェッチのとき:

CPUが命令を実行する時に、まずプログラムカウンタで示された番地のデータをメモリから取り入れることである。

CPUはオペコードで命令の種類を判別する。

●アクティブ(Lレベル)になる制御信号線はMREQとRDとMIで




図10 アドレスバスバッファ

ある。

②メモリリードのとき：

CPUがメモリからデータを読み込む命令である。

- アクティブ(Lレベル)になる制御信号線は \overline{MREQ} と \overline{RD} である。

③入力ポートからのデータ・リードのとき：

I/O用ディバイスからデータを読み込む場合である。

- アクティブ(Lレベル)になる制御信号線は \overline{IORQ} と \overline{RD} である。

④割り込み時のベクトル・リードのとき：

プログラムの実行中に何か特別の仕事が割り込んだ場合、周辺ディバイスから前もって書き込んであったデータアドレスの一部として読み出すこと。Z-80CPUのファミリディバイスを用いてモード2の割り込みを実行した場合、CPUのIレジスタと、割り込み用周辺ディバイスが持つVレジスタの値で構成されるアドレスに割り込み処理としてプログラムの実行が移る。

- アクティブ(Lレベル)になる制御信号線は \overline{IORQ} と \overline{MI} である。






図11 データバスバッファ例


図11にデータバスバッファの考え方の例を示した。データバスは双方向性であるので、DIR(1番端子)に印加する信号によって切り換える。実際のシステムではI/Oボードのデータバスも接続されるのでDIRに加える信号は他の信号とのデコードが必要になる。

図12に74LS245を用いた方向の切り換えを図解した。図12(a)の場合はデータバスは常に外に向いている。逆にDIRをLレベルにするとデータバスはCPUの方に向う。必要に応じて向きを換えられるようにすることが重要である。すなわち、前述の①～④の状況のときだけデータバスをCPUに向けるようにすることである。これを分解して図示したものが図12(b)～(e)である。これを合成すると図12(f)となる。図12(f)を簡略化したものが図12(g)である。 \overline{MREQ} 信号が無くなっているが他の回路との関係でここでは方向切り換えの信号要素としなくてもよいことになる。





(f) (b)~(e)の合成



(g) (f)の簡略化

図13にZ-80CPUに接続した
バスバッファ回路図を示しておく。
I/Oボードの制作の参考にすると
よい。

バスバッファをつけるとバスを
拡張してもトラブルが減少する。
またノーマル TTLが15個程度
ドライブ可能となる。

図12 データ・バスの方向の図解





図13 バス・バッファ回路図の詳細

5. 8255 PPI (Programmable Peripheral Interface)

8255 は 8080A MPU のパラレル入出力用の LSI として開発されタイミングや端子信号などは 8080A に合わせて作られている。8255A(8085A用)と 8255A-5(8085用)，スピードアップ化された 8255A-2 がある。違いは極わずかでソフトウェア上では全く同一。8255 は Z-80 MPU の汎用パラレル I/O ポートとしても利用できる。図 14 に 8255 の機能を示した。MPU から出力命令またはデータ転送命令によって 8 ビットパラレルのデータがデータバスを通して 8255 に送り出される。8255 は、このデータを受けて出力レジスタにデータをラッチ(固定)する。

外部のデータを入力する場合には、8255 の外部端子に加わっている 8 ビットデータがそのまま MPU に取り込まれる。8255 は 8 ビットの入出力ポートを 3 組持っている。

3 組のどのポートを使うかはプログラムでアドレス指定を行って決める。また入力ポートとして使うか出力ポートとして使うかはイニシャライズと呼ぶプログラムによって指定する。更に、オートマチックハンドシェークと呼ばれる入出力も可能である。



この部分は制御対象が何であろうと同じでよい
*1:i8086, i80386, i80486, iDX4など *2:Z-80A, 8085Aなど

図 14 8255 の機能説明

5. 1 特徴と機能の概要

8255 の特徴と機能を概説する。

- ① 入出力電圧レベル : TTL コンパチブル。
- ② H レベルの出力時 1.5V で 1mA 以上の電流が取り出せる。
小信号トランジスタ(ダーリントントランジスタ)を直接駆動できる(PB および PC ポートの任意の 8 ビット)。
- ③ モード 0, 1, 2 の 3 種類のモードがある。
- ④ 8 ビットのポートが 3 つ(A, B, C)がある。入出力端子はプログラムにより機能を選択できる。
- ⑤ C ポートは上位 4 ビット、下位 4 ビットに分けて入出力の指定ができる。
ビットセット／リセット機能も付いている。
- ⑥ リセット入力(RESET=H)で入出力ポートの内部レジスタがすべてリセットされ、全入出力端子は入力モードになる(モード 0 の入力ポートになる。入力端子は高インピーダンス状態)。
- ⑦ 出力ポートとして使う場合はイニシャライズが必要である。
出力ポートになる端子は、初期状態で L レベルが出力される。
- ⑧ モード 0(単純なデータの入出力)では、24 ビット(8 ビット * 3 ポート)となり、他の I/O ポート LSI(Z80 PIO, PIA6821)に比べて有利である。
- ⑨ モード 1(オートマチックハンドシェーク入出力)およびモード 2(A ポートが双方向ポートになる)では C ポートの入出力線が制御信号線として使用される。
- ⑩ アドレスはアドレスバスの下位 16 ビットまたは 8 ビットで決まる。
- ⑪ 各々のポートは別々のアドレスを持ち、アドレスによって切り替えられる。
- ⑫ 各々のポートはデータの入出力にも使える。MPU や方式によって異なるが、データは主として AX(AL) レジスタ、Z-80 では AL レジスタとの間で 8 ビットパラレルに転送される。
- ⑬ どのような使い方をするかは、データの入出力をする前に決めておく必要がある(イニシャライズと呼び、データをコマンドレジスタ(CR)に出力する)。
- ⑭ 8255 は 4 つのアドレスを持っている。

5. 2 8255の動作説明

図15に8255のブロック・ダイアグラムを、図16にピンの定義を示して動作の概要を述べる。




図15 8255のブロック図

図16 ピンの定義

① Vcc(+5V) : ピン26, GND(0V) : ピン7 +5V 単一電源。消費電流は最大120mA(8255AC-2)。

② データバス(D7~D0) : ピン 27 ~ 34

- MPU のデータバスと接続される 8ビット双方向性バス。
- データバスバッファを通って 8255の 8ビット内部データバスにつながる。
- イニシャライズ時のコントロールデータの書き込み、その後に行われる入出力ポートと MPUデータバスとのデータ受け渡しに使用される。

③ PA₀～PA₇ : ピン1～4, 40～37 : 3ステート入出力

- 8ビット入出力ポートA。
- ソフトウェアによってモード設定および入出力の設定を行う。
- ポートAは出力時はラッチ、入力時はラッチ、バッファとして動作。双方向性バスとして動作する。

④ PB₀～PB₇ : ピン18～25 : 3ステート入出力

- 8ビット入出力ポートB。
- ソフトウェアによってモード設定および入出力の設定を行う。
- ポートB は出力時はラッチ、入力時はラッチやバッファとして動作。双方向性動作はしない。

⑤ PC₀～PC₇ : ピン14～17, 13～10 : 3ステート入出力

- 8ビット入出力ポートC。
- ソフトウェアによってモード設定および入出力の設定を行う。
- モードコントロールによってモード0 を選択したときは、上位4ビットと下位4ビットに分割された入出力ポートになる（出力時はラッチ、入力時はバッファ）。
- さらにモード1, 2のハンドシェイクのコントロール信号にもなる。この時は、PC₀～PC₂の 3ビットをポートB 用へ、PC₃～PC₇ の 5ビットをポートA 用に使用する。

⑥ \overline{CS} : ピン 6 : 入力

- チップセレクト入力。
- 複数のI/Oポートを使うとき、 \overline{CS} には、MPUのアドレスをデコードして選択信号を与える。
- Lレベルで 8255 と MPU とのデータ転送が可能となる。

- ・Hレベルでは、データバスがハイインピーダンス状態になり MPU から切り離される。但し、出力ポートには前に出力されたデータが保持されている。
- ・複数のI/Oポートを使用するには、 \overline{CS} にアドレスデコーダより選択信号を加える。

⑦ リード/ライトコントロールロジック

データ、コントロールワード(イニシャライズ用のデータ)の転送を行う部分で、MPUのアドレス出力(A_0, A_1, \overline{CS})、コントロールバス出力($\overline{RD}, \overline{WR}$)、リセット(RESET)の各信号を受けて、8255 内部の 2 つのコントロールグループに命令を出力する。

(1) \overline{RD} : ピン 5 : 入力

- ・MPUの \overline{RD} 信号によってコントロールする。
- ・リード信号、Lレベルで 8255 のポートに入力されているデータを MPU に転送する。
- ・Z-80 と接続するときは、IN/OUT命令を実行するときに出力される TORQ(I/Oリクエスト)信号と組み合わせて作られた信号を加える(図17)。一般には、MPUからの \overline{RD} 信号を加える。

(2) \overline{WR} : ピン36 : 入力

- ・ライト信号、Lレベルで MPU から 8255 にデータあるいはイニシャライズのコントロールワードを書き込む。
- ・Z-80 と接続するときは、TORQ信号と組み合わせて作った信号を加える(図17)。一般にMPUからの \overline{WR} 信号を加える。

⑧ A_0, A_1 (ポート選択) : ピン9, 8 : 入力

- ・ポートA、ポートB、ポートC およびコントロールレジスタの選択に使う。MPU のアドレスバス下位 2 ビットに接続する。16ビットMPUに接続するときは、アドレスバスのビット2とビット1に接続する。ビット0は偶数アドレスの選択に使う。 $\overline{CS}, \overline{RD}, \overline{WR}$ の信号と合わせて 8255 の各ポートおよびコントロールレジスタのアドレスが決まる(表6)。

⑨ RESET : ピン35 : 入力

- ・Hでコントロールレジスタを含む全内部レジスタをクリアする。
- ・全ポート(ポートA, B, C)はモード0 のインプットモード(ハイインピーダンス)になる。
- ・8255をリセットする入力端子。8255 は電源を投入したあとリセットされるまで入出力端子の機能や状態は不定である(パワー-ONリセットができるようにする)。
- ・Z-80 MPU はリセット入力が負論理(Lレベルでリセットされる)のため MPU のリセット信号をインバータを通して加える必要がある。




図17 Z-80 MPU の場合の
 \overline{RD} と \overline{WR} 信号の作り方

表6 8255 のセレクト

| A_1 | A_0 | \overline{CS} | \overline{RD} | \overline{WR} | 機能 |
|-------|-------|-----------------|-----------------|-----------------|--------------------|
| 0 | 0 | 0 | 0 | 1 | データバス ← ポートA |
| 0 | 1 | 0 | 0 | 1 | データバス ← ポートB |
| 1 | 0 | 0 | 0 | 1 | データバス ← ポートC |
| 0 | 0 | 0 | 1 | 0 | ポートA ← データバス |
| 0 | 1 | 0 | 1 | 0 | ポートB ← データバス |
| 1 | 0 | 0 | 1 | 0 | ポートC ← データバス |
| 1 | 1 | 0 | 1 | 0 | コントロールレジスタ ← データバス |
| X | X | 1 | X | X | データバスはハイインピーダンス状態 |
| 1 | 1 | 0 | 0 | 1 | 組み合わせ禁止 |

⑩ グループA、グループBコントロール

- ・リード/ライトコントロールロジックからの命令に応じて、内部データバスのコントロールワードを受け取り、各ポートに対して命令を出す。
- ・これらは意識する必要はなくコントロールレジスタにコントロールワードを書き込むことによって各ポートの機能が決まり、また動作すると考えればよい。読み出しは禁止されている。

⑪ ビットセット/リセット

- ・ポートC が出力ポートに指定されているとき、MPUからコントロールワードによって 8ビットのうちの任意の1ビットをセット(Hレベル)あるいはリセット(Lレベル)することができる。
- ・ビットセット/リセットの実行方法は、モードセット(イニシャライズ)の場合と同様であるが、コントロールワードが異なる。この機能は、モード1、モード2 のときのINT E(インタラプトインプルフラグ)のセット/リセットにも使われる。

5. 3 8255のモード

8255には3種類(モード0, 1, 2)のモードがある。モードの選択は、8255のモードセットコントロールワードで行う。

(1) モードセット・コントロールワード

| | | | | | | | |
|----|----|----|----|----|----|----|----|
| D7 | D6 | D5 | D4 | D3 | D2 | D1 | D0 |
|----|----|----|----|----|----|----|----|

① D7 ビット : モードセットのコントロールワード D7ビットに 0 を立てるとビットセットモードになる。

② D6, D5 ビット : グループAモードセット

· D6, D5=00 → モード0, D6, D5=01 → モード1, D6, D5=1X → モード2

③ D4 ビット : ポートA IN/OUT セット ; D4=0 → OUTPUT, D4=1 → INPUT

④ D3 ビット : ポートC(上位4ビット) IN/OUTセット ; D3=0 → OUTPUT, D3=1 → INPUT

⑤ D2 ビット : グループB モードセット ; D2=0 → モード0, D2=1 → モード1

⑥ D1 ビット : ポートB IN/OUTセット ; D1=0 → OUTPUT, D1=1 → INPUT

⑦ D0 ビット : ポートC(下位4ビット) IN/OUTセット ; D0=0 → OUTPUT, D0=1 → INPUT


5. 3. 1 モード0 (ベーシックモード)

モードセット・コントロールワードのD7, D6, D5ビットを 100 にするとモード0となる。モード0は基本的な使い方で、データの入出力は周辺機器の都合や状態は考えず、MPUの一方的な命令によってデータの入出力を行う。モード0でも別に外部の状態を別のポートを使って入力し、またデータを出力する旨の通知を行うようにすればハンドシェイク転送が可能になる。一般的にはMPUの一方的な命令で動作させる。表7は 8255のコントロールワードである。ちなみにポートAを入力、ポートB、ポートCを出力とするときはコントロールワードは 90H となる。NECのPC-9801の拡張I/Oポートの D0 番地を用いたときは、8255のコントロールレジスタは D6H となり、ここに90Hが出力される。プログラムは、次のように行う。

```
MOV AL, 90H
OUT OD6H, AL
IN AL, ODOH
OUT OD2H, AL
OUT OD4H, AL } ポートAよりデータを入力。ポートBとポートCに出力する。
```


この5行分のプログラムの中にI/Oポートを通してのデータの入出力のほとんどが含まれている。データの入力と出力のタイミングを以下の図に示す。

モード0の入力タイミング



RD信号の立ち下がりで
ポート内にデータがを
取り込み、データバス
上に出力する。

モード0の出力タイミング



WR信号の立ち上がりで、データが
入力されて、そのままポート出力となる。
各ポートのデータは次のデータが入力さ
れるまで保持される。

表7 モード0設定用コントロールワード

| コントロールワード | | | | | | | | グループA | | グループB | | |
|-----------|----|----|----|----|----|----|----|-------|------|----------|----------|------|
| D7 | D6 | D5 | D4 | D3 | D2 | D1 | D0 | 16進 | ポートA | ポートC(上位) | ポートC(下位) | ポートB |
| 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 80H | OUT | OUT | OUT | OUT |
| 1 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 81H | OUT | OUT | IN | OUT |
| 1 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 82H | OUT | OUT | OUT | 1N |
| 1 | 0 | 0 | 0 | 0 | 0 | 1 | 1 | 83H | OUT | OUT | IN | IN |
| 1 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 88H | OUT | IN | OUT | OUT |
| 1 | 0 | 0 | 0 | 1 | 0 | 0 | 1 | 89H | OUT | IN | IN | OUT |
| 1 | 0 | 0 | 0 | 1 | 0 | 1 | 0 | 8AH | OUT | IN | OUT | 1N |
| 1 | 0 | 0 | 0 | 1 | 0 | 1 | 1 | 8BH | OUT | IN | IN | IN |
| 1 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 90H | IN | OUT | OUT | OUT |
| 1 | 0 | 0 | 1 | 0 | 0 | 0 | 1 | 91H | IN | OUT | IN | OUT |
| 1 | 0 | 0 | 1 | 0 | 0 | 1 | 0 | 92H | IN | OUT | OUT | 1N |
| 1 | 0 | 0 | 1 | 0 | 0 | 1 | 1 | 93H | IN | OUT | IN | IN |
| 1 | 0 | 0 | 1 | 1 | 0 | 0 | 0 | 98H | IN | IN | OUT | OUT |
| 1 | 0 | 0 | 1 | 1 | 0 | 0 | 1 | 99H | IN | IN | IN | OUT |
| 1 | 0 | 0 | 1 | 1 | 0 | 1 | 0 | 9AH | IN | IN | OUT | 1N |
| 1 | 0 | 0 | 1 | 1 | 0 | 1 | 1 | 9BH | IN | IN | IN | IN |

OUT:出力ポート, IN:入力ポート の意味

5. 3. 2 モード1 (ストローブ入出力)

モード1は、外部機器とMPU(または8255)が互いに確認を行いながらデータの入出力をを行う。ポートAとポートBをデータの入出力ポートに使い、ポートCはそれぞれのコントロール信号として使う(オートマティック・ハンドシェークと呼ぶ)。このためコントロール、ステータス信号として表8に示すようにポートCの各ビットを信号線として使用する。

・ポートAとポートBの組み合わせは次の4通りとなる。

- ① ポートA, ポートBともに入力
- ② ポートA, ポートBともに出力
- ③ ポートA入力, ポートB出力
- ④ ポートA出力, ポートB入力

●STB (ストローブ入力)

・Lレベルで外部機器から出力されているデータ、即ち 8255 の入力ポートに加わっているデータを 8255 の入力レジスタにラッチする。

・データをラッチするためのクロック信号の働きをしている。MPUからのコントロール信号には関係なく任意の時点で外部からのデータを 8255 にラッチする。

・このデータは MPU が IN 命令を実行するまで(8255にRD信号が加わるまで), データバスには出力されない。

●IBF (入力バッファフルフラグ出力)

・外部からのデータが 8255 の入力レジスタに保持されると、

表8 モード1のポートCの機能

| | 制御機能 | ポートA | ポートB |
|----|------|------|------|
| 入力 | STB | PC4 | PC2 |
| | IBF | PC5 | PC1 |
| | INTR | PC3 | PC0 |
| 出力 | DBF | PC7 | PC1 |
| | ACK | PC6 | PC2 |
| | INTR | PC3 | PC0 |

(1)モード1の入力例

コントロールワード

D7 D6 D5 D4 D3 D2 D1 D0
1 0 1 1 I/O X X X

↓

PC6, PC7

1:入力, 0:出力

この出力が H レベルになる。

- この信号は \overline{STB} の立ち下がりでセット(Hレベル)され, \overline{RD} 信号の立ち上がりでリセット(Lレベル)される。

<信号の意味>

- 8255 の入力レジスタにデータがラッチされており, これ以上入力できないことを外部に知らせる。
- MPU が IN 命令を実行して読み込むと, \overline{RD} 信号が出て IBF が L レベルになり, 入力バッファは空になって次のデータが入力可能であることを外部に知らせる。

● INT R (割り込み要求出力, データ入力の場合)

- 入力レジスタにラッチされているデータの割り込み処理に用いる。
- 8255 内部の INT E (インタラプトイネーブルフラグ) がセットされているとき(H レベル), \overline{STB} 入力が入ると IBF が H レベルになるが, INT R はこの \overline{STB} 入力の立ち上がり直後, H レベルになる。さらに \overline{RD} 信号の立ち下がりでリセットされ L レベルになる。
- INT R 出力を割り込み要求信号として MPU の割り込み要求入力に加えておけば, 外部よりデータが送られた合図の \overline{STB} 入力の後, 割り込み処理で 8255 入力レジスタのデータを MPU に取り込むことができる。
- いつ送られてくるかわからないデータの処理や, MPU の動作に比べて遅いデータの処理に適する。
- MPU は, 外部データが用意できたか否かを気にすることなくプログラムを進めることができる。
- グループ A の INT E_A は PC4(ポート C のビット 4)のビットセットによって立てる。
- グループ B の INT E_B は PC2(ポート C のビット 2)のビットセットによって立てる。

● OBF (出力バッファフルフラグ出力)


- \overline{WR} 信号の立ち上がりで L レベルになる。
- 更に ACK (アクノレッジ入力) の立ち下がりで H レベルになる。
- MPU が 8255 に対してデータを出力すると, ポート出力にデータが出力されたことを外部に知らせる信号となる。
- 外部では OBF が L レベルになつたらデータを受け取り, 受け取ったら ACK を返す。

● ACK (アクノレッジ入力)


- 外部からの 8255 に対してデータを受け取つたことを知らせる信号である。
- L レベルのパルス信号を加える。

● INT R (割り込み要求出力, データ出力の場合)

- 外部が MPU から 8255 を通してデータを受け取つた時, この INT R を H レベルにして MPU に割り込みをかけるのに使う。
- INT E(インタラプトイネーブルフラグ) が H レベルのとき,



コントロールワード
D7 D6 D5 D4 D3 D2 D1 D0
1 X X X X 1 1 X




(2) モード 1 の出力例

コントロールワード*


D7 D6 D5 D4 D3 D2 D1 D0
1 0 1 0 I/O X X X
↓

PC4, PC5, 1:入力, 0:出力



コントロールワード


D7 D6 D5 D4 D3 D2 D1 D0
1 0 1 0 I/O X X X



ACK信号が入ると \overline{OBF} が H レベルになり、INTR信号は ACK 信号の立ち上がった直後 H レベルになる。

- MPU が 8255 にデータを書き込んだとき \overline{WR} の立ち下がりでリセットされ L レベルになる。
- グループ A の INTE_A は PC6 のビットセットで立てる。
- グループ B の INTE_B は PC2 のビットセットで立てる。


(4) モード1(ポートA, ポートB)



(3) モード1(ポートA, ポートB)

| コントロールワード | | | | | | | |
|---------------|----|----|----|-----|----|----|----|
| ポートA(ストローブ入力) | | | | | | | |
| D7 | D6 | D5 | D4 | D3 | D2 | D1 | D0 |
| 1 | 0 | 1 | 1 | I/O | 1 | 0 | X |

\downarrow
PC6, PC7, 1:入力, 2:出力



5. 3. 3 モード2(ストローブ双方向バス入出力)

モード2 はポートA(グループA)だけに適用可能で、8ビット双方向性バスポートとして動作する。

ポートA が 8ビットの双方向性バスポートになってポートC の上位 5ビットがコントロールポートになる。バスポートは入出力ともに内部レジスタを持っていて、コントロールポートからの制御信号によく似ていて、MPU への割り込みコントロールも可能である。

グループA をモード2 で設定するとき、グループB はモード0 または モード1 に設定できる。

これよりグループAをモード2 で使うときの制御信号について簡単な説明を加える。

● \overline{OBF} (出力バッファフルフラグ出力)

- MPU がポートA にデータを書き込んだとき、 \overline{OBF} は L レベルになる。
- この信号を利用して MPU からデータが受け取り可能であることを外部に知らせる。
- モード1 とは違って、この時、まだポートA はフローティング(ハイインピーダンス)状態である。

● \overline{ACK} (アクノレッジ入力)

- \overline{ACK} 入力を L レベルにすると、内部出力レジスタの内容はポートA に出力される。
- 即ち外部機器側が \overline{OBF} を見て \overline{ACK} を返すことでポートA にデータが出力される。
- \overline{ACK} を返すまでは(Hレベルでは)ポートA はハイインピーダンス状態のままである。


● \overline{STB} (ストローブ入力), \overline{IBF} (入力バッファフルフラグ出力)

- この2つは(実質的には \overline{OBF} とINTRも) モード1 における場合と同じ働きをする。

● $INTR$ (割り込み要求出力)

- MPU に割り込みをかけるための出力で動作はモード1 と同じである。
- 割り込み受け付けフラグ(INTE)は2個あって、モード1 アウトプットの時のINTE_A とモード1 インプットの時のINTE_Bにそれぞれ対応する。
- INTE1 は \overline{OBF} , \overline{ACK} と組み合わせてINTR信号を作るときに用いる。
- MPU からの PC6 のビットセットによって立てることができる。
- INTE2 は \overline{IBF} , \overline{STB} と組み合わせてINTR信号を作るときに用いる。

MPU からの PC4 のビットセットによって立てることができる。



(1) 制御信号の読み出し

ポートC をコントロールポートとして使っている場合(モード1, モード2としている場合)は、ポートC を入力することによりコントロール信号およびバスステータス信号を読み出すことができ、これによって制御信号の状態を知ることができる。表8に各ビットの一覧を示す。

| モード | 表9 制御信号の読み出し | | | | | | | |
|--------|------------------|-------------------|------------------|-------------------|-------------------|-------------------|------------------|-------------------|
| | D ₇ | D ₆ | D ₅ | D ₄ | D ₃ | D ₂ | D ₁ | D ₀ |
| モード1入力 | I/O | I/O | IBF _A | INTE _A | INTR _A | INTE _B | IBF _B | INTR _B |
| モード1出力 | OBF _A | INTE _A | I/O | I/O | INTR _A | INTE _B | OBF _B | INTR _B |
| モード2 | OBF _A | INTE1 | IBF _A | INTE2 | INTR _A | グループBのモードによる | | |

表10 モード1設定コントロールワード

| コントロールワード | | | | | | | | グループA | | | | グループB | | | | ポートB | |
|-----------|----|----|----|----|----|----|----|----------|------|------------------|------------------|------------------|-------------------|------------------|------------------|-------------------|-----|
| D7 | D6 | D5 | D4 | D3 | D2 | D1 | D0 | 16進 | ポートA | PC7 | PC6 | PC5 | PC4 | PC3 | PC2 | PC1 | PC0 |
| 1 | 0 | 1 | 0 | 0 | 1 | 0 | X | A4 A5 | OUT | OBF _A | ACK _A | OUT | INTR _A | ACK _B | OBF _B | INTR _B | OUT |
| 1 | 0 | 1 | 0 | 0 | 1 | 1 | X | A6 A7 | OUT | OBF _A | ACK _A | OUT | INTR _A | STB _B | IBF _B | INTR _B | IN |
| 1 | 0 | 1 | 0 | 1 | 1 | 0 | X | AC AD | OUT | OBF _A | ACK _A | IN | INTR _A | ACK _B | OBF _B | INTR _B | OUT |
| 1 | 0 | 1 | 0 | 1 | 1 | 1 | X | AE AF | OUT | OBF _A | ACK _A | IN | INTR _A | STB _B | IBF _B | INTR _B | IN |
| 1 | 0 | 1 | 1 | 0 | 1 | 0 | X | B4 B5 | IN | OUT | IBF _A | STB _A | INTR _A | ACK _B | OBF _B | INTR _B | OUT |
| 1 | 0 | 1 | 1 | 0 | 1 | 1 | X | B6 B7 | IN | OUT | IBF _A | STB _A | INTR _A | STB _B | IBF _B | INTR _B | IN |
| 1 | 0 | 1 | 1 | 1 | 1 | 0 | X | BC BD | IN | IN | IBF _A | STB _A | INTR _A | ACK _B | OBF _B | INTR _B | OUT |
| 1 | 0 | 1 | 1 | 1 | 1 | 1 | X | BE BF | IN | IN | IBF _A | STB _A | INTR _A | STB _B | IBF _B | INTR _B | IN |

グループA, グループBのモードは独立に設定できる。

グループA, グループBともモード1である必要はない。

表11 モード2設定用コントロールワード

| コントロールワード | | | | | | | | グループA | | | | | グループB | | | | | |
|-----------|-----|-----|-----|-----|-----|-----|-----|-------|-----------|-------|-------|-------|-------|--------|----------|----------|--------|-----|
| D7 | D6 | D5 | D4 | D3 | D2 | D1 | D0 | 16進 | ポート A | ポートC | | | | | ポート C | ポート B | | |
| PC7 | PC6 | PC5 | PC4 | PC3 | PC2 | PC1 | PC0 | | | | | | | | | | | |
| 1 | 1 | X | X | X | 0 | 0 | 0 | C0 | 双方向 バス | DBF_A | ACK_A | IBF_A | STB_A | INTR_A | OUT | OUT | | |
| 1 | 1 | X | X | X | 0 | 0 | 1 | C1 | | DBF_A | ACK_A | IBF_A | STB_A | INTR_A | IN | OUT | | |
| 1 | 1 | X | X | X | 0 | 1 | 0 | C2 | | DBF_A | ACK_A | IBF_A | STB_A | INTR_A | OUT | IN | | |
| 1 | 1 | X | X | X | 0 | 1 | 1 | C3 | | DBF_A | ACK_A | IBF_A | STB_A | INTR_A | IN | IN | | |
| 1 | 1 | X | X | X | 1 | 0 | X | C4 | | DBF_A | ACK_A | IBF_A | STB_A | INTR_A | ACK_B | DBF_B | INTR_B | OUT |
| 1 | 1 | X | X | X | 1 | 1 | X | C6 | | DBF_A | ACK_A | IBF_A | STB_A | INTR_A | STB_B | IBF_B | INTR_B | IN |

5. 3. 4 8255の動作実験プログラム

単に例題のプログラムを実行して分かったと言っているだけでは意味がない。コンピュータシステムを使って単にプログラムする人にとっては8255などを知らないで済むであろう。しかし、システムの設計者は、周辺機器などの初期状態を知り、電源をONしたら暴走してシステムを破壊してしまうような動作が生じないようにしなければならない。万一、コンピュータや周辺機器が破壊されたとしても、機械が安全に停止するように設計しなくてはならない（災害と危害防止などの安全対策）。そのためにはソフトウェアとハードウェアの両方の知識が必要となる。

8255等のプログラマブルなLSIを使うときは、次のように考えればよい。

- ① 基本的にどのような動作をするデバイスであるかを知る。
- ② PMUおよび周辺機器との接続方法およびどのように接続されているかを調べる。
- ③ イニシャライズノの方法。
- ④ 各モードにおける動作を調べ、イニシャライズの方法を知り、プログラミングしてみる。
- ⑤ データの入出力タイミング。
- ⑥ 初期状態はどのようにになっているか。
- ⑦ イニシャライズによるポートの変化。
- ⑧ 電源投入時またはスタート時の周辺機器の正常状態の維持方法。

[準備]

- ・ PC-9801の電源を切り、拡張ポート#1に図30または図33の8255I/Oポートを挿入する。
- ・ 8ビットまたは16ビットの実験ボードを接続する。
- ・ 制御用に使うソフトウェアとして、MS-DOS Ver2.1かVer3.3、MASM Ver1.27(MS-DOS添付のもの)、N88-BASIC(86)、TURBO C Ver2.0を準備する。

【例1】ポートAから入力したデータをそのままポートB、ポートCに出力する。

[8ビットボードを用いる場合]

- ① 8086アセンブラーで記述

```
; 8255 TEST (8BITS)
;
PA EQU 0DOH
PB EQU 0D2H
PC EQU 0D4H
CR EQU 0D6H
CW EQU 90H
CODE SEGMENT
ASSUME CS:CODE, DS:CODE
ORG 100H
START:
```

} MASMの疑似命令

| | | |
|-------------|-------------|--------------|
| MOV AL,CW |] | 8255のイニシャライズ |
| OUT CR,AL |] | |
| M1 IN AL,PA | ポートAよりデータ入力 | |
| OUT PB,AL | ポートBへデータ出力 | |
| OUT PC,AL | ポートCへデータ出力 | |
| JMP M1 | 繰り返し | |
| ; | | |
| CODE ENDS |] | MASMの疑似命令 |
| END START |] | |

② N88-BASIC86)で記述

```

100 '8255 TEST (8BITS)
110 PA=8HDO '8255 ADDRESS
120 PB=PA+2
130 PC=PA+4
140 CR=PA+6
150 CW=&H90 'CONTROL WORD
160 OUT CR,CW '8255 INITIALIZE
170 D=INP(PA) 'DATA INPUT
180 OUT PB,D 'DATA OUT
190 OUT PC,D 'DATA OUT
200 GOTO 170
210 END

```

[16ビットボードを用いる場合]

8ビットボードを用いる場合と同様のプログラム例を示す。データは16ビットであってもアドレスは8ビットによる指定ができる。この16ビットボードは、後述の7.3.2節で示したように、ディップスイッチの切り替えによって上位8ビットのアドレスを自由にセットできるようにしてある。

ここではディップスイッチのビット7をOFF(HIレベル)にして上位アドレスを80Hにした。従って8255のアドレスは80D0Hとなる。

- ・8086のアセンブラーにおける、16ビットによるアドレスの場合は、DXレジスタにアドレスを入れて、このレジスタによってアドレス指定をしなければならない。
- ・N88-BASIC(86)では、アドレスもデータも8ビットしか扱えない。従って、アドレス選択のディップスイッチを全部ONにして上位8ビットが0になるようにする。
- ・TURBO Cでは、8ビットと16ビットデータでは、I/Oポートに対する入出力関数に違いがある。

④ TURBO C の場合

```

/* 8255 I/O BOARD TEST(16BITS) */
#include <stdio.h>
#include <dos.h>
#define PA 0x80d0
#define PB 0x80d2
#define PC 0x80d4
#define CR 0x80d6
#define CW 0x9090
main()
{
    unsigned int d=0;
    outport(CR,CW);
    while(d != 0xffff){
        d = inport(PA);
        outport(PB,d);
        outport(PC,d);
    }
}

```

③ TURBO C で記述

```

/* 8255 TEST PROGRAM */
#include <stdio.h>
#include <dos.h>
#define PA 0xd0
#define PB 0xd2
#define PC 0xd4
#define CR 0xd6
#define CW 0x90
main()
{
    unsigned char d;
    outport(CR,CW);
}

```

⑤ 8086アセンブラーの場合

```

; 8255 I/O BOARD TEST(16BITS)
PA EQU 80D0H ;8255 ADDRESS
PB EQU 80D2H
PC EQU 80D4H
CR EQU 80D6H
CW EQU 9090H
CODE SEGMENT
ASSUME CS:CODE,DS:CODE
ORG 100H
START:
    MOV DX,CR ;8255 INITIALIZE
    MOV AX,9090
    OUT DX,AX
MAIN:
M1    MOV DX,PA ;DATA INPUT
    IN AX,DX
    MOV DX,PB ;DATA OUTPUT
    OUT DX,AX
    MOV DX,PC
    OUT DX,AX
    JMP M1
CODE ENDS
END START

```

【例2】 LEDを右から左へ順次点灯

```

100 ' TEST (8BITS)      100 TEST (16BITS)
110 PA=&HDO ' 8255 ADDRESS    110 PA0=&HDO ' 8255ADDRESS
120 PB=PA+2            120 PA1=PA0+1
130 PC=PA+4            130 PB0=PA0+2
140 CR=PA+6            140 PB1=PA0+3
150 CW=&H90 ' CONTROL WORD   150 PC0=PA0+4
160 OUT CR,CW ' 8255 INITIALIZE 160 PC1=PA0+5
170 D%=1             ' DATA SET    170 CRO=PA0+6
180 OUT PB,D% ' DATA OUT     180 CR1=PA0+7
190 GOSUB *TIMER        190 CW=&H90 ' CONTROL WORD
200 D%=D%*2           ' DATA SHIFT   200 OUT CRO,CW ' 8255INITIALIZE
210 IF D%>128 THEN D%=1
220 GOTO 170
230 *TIMER
240 FOR T=1 TO 1000
250 NEXT I
260 RETURN
270 END

```

```

/* 8255 TEST(8BITS) */
#include <stdio.h>
#include <dos.h>
#define PA 0xd0
#define PB 0xd2
#define PC 0xd4
#define CR 0xd6
#define CW 0x90
void wait(void);
main()
{
    int i,j;
    unsigned char d;
    outportb(CR,CW);
    for(i=0;i<10;i++){
        d = 1;
        for(j=0;j<=8;j++){
            outportb(PB,d);
            outportb(PC,d);
            d = d<< 1;
            wait();
        }
    }
}

```

【例3】ビット0のスイッチがONで

全部のLEDを点滅／OFFで点滅を停止

```

100 ' TEST (8BITS)      100 ' TEST (16BITS)
110 PA=&HDO ' 8255 ADDRESS    110 PA0=&HDO ' 8255AD
120 PB=PA+2            120 PA1=PA0+1
130 PC=PA+4            130 PB0=PA0+2
140 CR=PA+6            140 PB1=PA0+3
150 CW=&H90 ' CONTROL WORD   150 PC0=PA0+4
160 OUT CR,CW ' 8255 INITIALIZE 160 PC1=PA0+5
170 D%=&HFF           ' DATA SET    170 CRO=PA0+6
180 S=INP(PA)
190 S=S AND 1
200 IF S=0 THEN 180
210 OUT PB,D% ' DATA OUT     210 OUT CR1,CW
220 OUT PC,D%
230 GOSUB *TIMER        230 D%=&HFF
240 D%=NOT D% AND &HFF
250 GOTO 180
260 *TIMER
270 FOR T=1 TO 1000
280 NEXT T
290 RETURN
300 END

```

```


100 ' TEST (16BITS)
110 PA0=&HDO ' 8255AD
120 PA1=PA0+1
130 PB0=PA0+2
140 PB1=PA0+3
150 PC0=PA0+4
160 PC1=PA0+5
170 CRO=PA0+6
180 CR1=PA0+7
190 CW=&H90 ' CONTROL WORD
200 OUT CRO,CW ' 8255INITIALIZE
210 OUT CR1,CW
220 OUT PC,D%
230 D%=&HFF
240 S=INP(PA0)
250 S=S AND 1
260 IF S=0 THEN 240
270 OUT PB0,D% :OUT PB1,D%
280 OUT PC0,D% :OUT PC1,D%
290 GOSUB *TIMER
300 D%=NOT D% AND &HFF
310 GOTO 240

```

```
/* 8255TEST(16BITS)
#include <stdio.h>
#include <dos.h>
#define PA 0x80d0
#define PB 0x80d2
#define PC 0x80d4
#define CR 0x80d6
#define CW 0x9090
void wait(void);
main()
{
    int i,j;
    unsigned int d=0;
    outport(CR,CW);
    for(i=0;i<10;i++){
        d = 1;
        for(j=0;j<=16;j++){
            outport(PB,d);
            outport(PC,d);
            d = d<<1;
            wait();
        }
    }
    void wait()
    {
        int t=0;
        while(--t);
    }
}
```

5. 3. 5 割り込み処理

いつ発生するか分からないデータ処理や緊急性の高いプログラムを割り込みによって実行すると効率の高い処理が可能となる。i 8086の割り込みは、Z-80に比べて非常に難しくなっているので、ここでは概要を図18に示して簡略的に説明を加える。詳しく知りたければi 8086のハードウェアマニュアルを手に入れて調べよ。



- ①外部よりCPUに割込み要求をする
- ②CPUは割込みを受け付けた旨の信号を出す
- ③実行中のプログラムを中断する
- ④割込みの種類によって決められたアドレスにプログラムを移す(このアドレスは外部からデータバスを介して送らねばならない場合もある)
- ⑤そのアドレスの割込みプログラムを実行する
- ⑥割込み処理プログラムが終わると、実行を中断したプログラムが実行される。

図18 割り込み処理の概念図

(1) i 8086の割り込み

割り込みには外部割り込みと内部割り込みがある。内部割り込みにはソフトウェア割り込みとハードウェア割り込みがある。

ハードウェア割り込みは、CPUの演算結果による特別な割り込みである。ソフトウェア割り込みは、Z-80のRST命令に相当するもので一種のCALL命令である。なお、CALLとの違いは、直接処理サブルーチンのアドレスへジャンプするのではなく、0~255(00H~FFH)のタイプ番号を指定し、そのタイプ番号に従ったアドレスにストアされているデータにより、処理ルーチンのアドレスを決定する。

INT命令は、ジャンプするサブルーチンのアドレスを間接指定している。

BIOS(基本的な入出力装置を動かすプログラム)は、そのパソコン固有のものであり、同じMPUを使っていても異なる場合が多い。BIOSは、パソコンのメーカーが作成して、付属しているのが一般的である。ユーザは、BIOSのルーチンがどのようにになっているかを知らない場合でも、その呼び出しにINT命令を使用する。

BIOSのプログラムやそのアドレスが異なっていても、同じ動作をするルーチンは、同じ割り込み番号を決めておく。このようにするとユーザプログラムでは、機種の違いによるプログラムの違いがなくなり、異機種間の互換性が保たれる。さらに BIOSなるプログラムの作成から開放される。

参考として図20に割り込みベクタと割り込み処理アドレスの関係を示す。

| 割り込みの種類 | | タイプ | 優先度 |
|---------|------------|-----------|-----|
| 外部割り込み | NMI | 2 | 2 |
| | INTR | 0~255 | 3 |
| 内部割り込み | INTn | 0~255 | 1 |
| | ソフトウェア割り込み | INT3 | 3 |
| | | INT0 | 4 |
| | ハードウェア割り込み | トランプ割り込み | 1 |
| | | ゼロによる割り込み | 0 |




図19 i 8086の割り込み

| (1) 割込みアドレスの配置 | | |
|----------------|------|-----------|
| 物理アドレス | 内容 | |
| 00000 | IP下位 | INT 0Hに |
| 00001 | IP上位 | 対する |
| 00002 | CS下位 | 分岐先 |
| 00003 | CS上位 | |
| 00004 | IP下位 | INT 1Hに |
| 00005 | IP上位 | 対する |
| 00006 | CS下位 | 分岐先 |
| 00007 | CS上位 | |
| { | { | |
| 003FC | IP下位 | INT OFFHに |
| 003FD | IP上位 | 対する |
| 003FE | CS下位 | 分岐先 |
| 003FF | CS上位 | |

注：INTR ソフトウェアで割込み禁止ができる。
NMI ソフトウェアで割込み禁止ができない。




図20 割込みベクタと割込み処理アドレス

(2) PC-9801の外部割込み

NMI は PC-9801 では使われていない。このためユーザはこれを使える。この割込みは、ハードウェアの致命的状態に落ちいたり、電源断等の事故対策などに使われる。

INTR割込みは、CLI(クリア・インタラプト)の命令で割込み禁止になり、STI(セット・インタラプト)の命令で割込みが許可となる。INTRに割込み要求があると1バイトの割込みタイプのベクトルを読みにゆく。なお、この割込みはベクトルは外部から与える必要がある。このためのハードウェアを用意する必要がある。

8086では、一般的に、このタイプベクトルの発生のために 8259A を使っている。

8259Aは、カスケード接続することで、最大64レベルまでのベクトルを発生できる。

PC-9801では2個の8259Aを使っていて、14レベルの外部割込みが使えるようになっている。INTRからの割込みの流れは図20の(2)のようになる。MPUのINTR端子に割込み要求を出した後、タイプベクトルを読みこるので、データバスよりタイプベクトルを与える。このベクトルをnとすれば、後の流れは、INTn命令実行と同じになる。PC-9801VXの割込みベクトルは図21のようになっている。ベクトル番号8Hから17Hの16個は、外部割込みに使われている。図21においてベクトル番号20H～27Hはシステム予約となっている部分が、MS-DOSのシステムコールに使われている。ユーザプログラムで内部割込みを使う場合、ベクトル番号40H～7FEHを使う。

| アドレス | ベクトル番号 | 用途 | アドレス | ベクトル番号 | 用途 |
|-------|--------|-----------|-------|--------|------------|
| 0～3 | 0 | 除算エラー | 1C～1F | 7 | インターバル・タイマ |
| 4～7 | 1 | シグナルステップ | 20～23 | 8 | タイマ |
| 8～B | 2 | MNI | 24～27 | 9 | キーボード |
| C～F | 3 | INT3 | 28～2B | A | CRTV |
| 10～13 | 4 | オーバーフロー | 2C～2F | B | 拡張バスINT0 |
| 14～17 | 5 | HARD COPY | 30～33 | C | RS-32C |
| 18～1B | 6 | STOP | 34～37 | D | 拡張バスINT1 |

図21-a PC-9801VXの割込みベクトル(ベクトル番号8～17はポート・ドライバ割込み)

| アドレス | ペクタ番号 | 用途 | アドレス | ペクタ番号 | 用途 |
|-------|-------|------------------------------|---------|-------|-----------------------|
| 38～3B | E | 拡張バスINT2 | 64～67 | 19 | RS-232CI/O |
| 3C～3F | F | システム予約 | 68～6B | 1A | カセット/ プリンタI/O |
| 40～43 | 10 | プリンタ(セントロニクス) | 6C～6F | 1B | FD(5" /8")I/O |
| 44～47 | 11 | 拡張バスINT3(5" HD) | 70～73 | 1C | カレンダ"/ インタ-バブル・タイマI/O |
| 48～4B | 12 | 拡張バス(スロット#1)INT41 | 74～77 | 1D | システム予約 |
| 4C～4F | 13 | 拡張バス(スロット#2, 8" FD) INT42 | 78～7B | 1E | N88-BASIC |
| 50～53 | 14 | 拡バスINT5 | 7C～7F | 1F | システム予約 |
| 54～57 | 15 | 拡張バスINT6 | 80～9F | 20～27 | システム予約 |
| 58～5B | 16 | 数値データ・プロセッサ | A0～FF | 28～3F | システム予約 |
| 5C～5F | 17 | ノイズ(システム予約) | 100～1FF | 40～7F | ユーザ用 |
| 60～63 | 18 | KB/CRT/ I/O | 200～3C3 | 80～F0 | BASICシステム用 |
| | | | 3C4～3FF | F1～FF | ユーザ用 |

図21-b PC-9801VX2の割込みベクタ(ペクタ番号8～17はハードウェア割込み)

(3) 割込み処理プログラムの実験

割込み処理プログラムは以下に示す項目に注意を払って作成する。

- ①割込みベクタに基づく、割込みポインター一テーブルへの書き込み方法。
- ②割込み処理ルーチンにおけるレジスタの退避とメインルーチンとのデータの授受方法
- ③外部割込みでは、タイプベクタを発生させるために、割込みコントローラLSIを使用するので、このLSIの使用方法。
- ④その他にコントローラやI/OポートLSIを使用するのが一般的なので、これらの使用方法。

これがわかれば、何をするプログラムなのか、メインルーチンと割込み処理ルーチンの関係を整理すればよい。

【実験】 ユーザーに解放されている INT40H を使って 8255 に接続した LED を点滅することを考えてみる。

【準備1】システムコールによる割込みポインターテーブルの設定

MS-DOS のシステムコールの中に、割込みベクトルを自動的に設定するファンクションがある。これを使用すると、次のようにプログラムを書くことができる。
このようにすれば、INTn 4 のアドレスに、INTRUTINのあるアドレスのIPとCSが設定される。

```

MOV AX, CS      ]      DS を CS と同じにする
MOV DS, AX
MOV DX,OFFSET INTRUTIN DXに割込みアドレスをいれる
MOV AL,INTn      割込みベクタをALに入れる
MOV AH,25H      割込みベクトル設定のファンクション番号の書き込み
INT 21H          システムコール

```

【準備2】システムコールをしない割込みポインターテーブルの設定

```

MOV AX, 0
MOV ES, AX
MOV BX, INTn *4      テーブル・アドレス
MOV AX, OFFSET INTRUTIN 割込みアドレス

```

```

MOV ES:[BX],AX          オフセット(IP)設定
ADD BX,2
MOV AX, CS
MOV ES:[BX],AX          セグメント(CS)設定

```

内部割込み実験プログラム

```

; INTERRUPT TEST
INT_n EQU 40H
PB    EQU OD2H
PC    EQU OD4H
CR    EQU OD6H
CW    EQU 90H
;
CODE SEGMENT
ASSUME CS:CODE,DS:CODE,ES:CODE,SS:CODE
;
ORG 100H
START:
MOV AX,CS
MOV DS,AX
MOV DX,OFFSET INTROUTIN
MOV AL,INT_n
MOV AH,25H
INT 21H
;
MOV AL,CW
OUT CR,AL
; MAIN ROUTINE
MAIN:
MOV AL,0
M1: OUT PB,AL
OUT PC,AL
CALL WAIT
INT INT_n
JMP M1
;
```

```

; WAIT:
MOV CX,0
W1: NOP
LOOP W1
RET
;
; INTERRUPT ROUTINE
INTROUTIN:
NOT AL
IRET
;
CODE ENDS
END START

```

| | 割込み 信号 | 優先 順位 | ベクタ 信号 | 用途 |
|---|-----------|----------|-----------|-------------------------|
| マ | IR0 | ↑ | 08 | タイマ(8253) |
| ス | IR1 | 最 | 09 | キーボード(8251A) |
| タ | IR2 | 高 | 0A | CRTV(マスターPD7220 V-SYNC) |
| リ | IR3 | 優 | 0B | 拡張スロットINT0 |
| ピ | IR4 | 先 | 0C | RS-232C(8251A) |
| イ | IR5 | | 0D | 拡張スロットINT1(CMT) |
| シ | IR6 | | 0E | 拡張スロットINT2(ODAプリント) |
| リ | IR7 | | 0F | スレーブPIC(8259A) |
| ス | IR8 | | 10 | セントロニクス・プリント(8255A) |
| リ | IR9 | | 11 | 拡張スロットINT3(ハードディスク) |
| レ | IR10 | | 12 | 拡張スロットINT41(640KBFD) |
| リ | IR11 | 最 | 13 | 拡張スロットINT42(1MBFD) |
| ブ | IR12 | 低 | 14 | 拡張スロットINT5 |
| ピ | IR13 | 優 | 15 | 拡張スロットINT6(マウス) |
| イ | IR14 | 先 | 16 | NPD(8097) |
| シ | IR15 | ↓ | 17 | ノイズ(GND) |

図22 PC-9801の外部割込み

5.3.6 8259A

パソコンを計測制御やメカトロニクスに利用するには外部割込を駆使するとよいであろう。

PC-9801では、ユーザーに開放されている割込みは図22に示す通りの2レベルである。いまではCMT(カセットテープレコーダ)を使わなくなつたので、この部分を利用することができる。またマウスやODAプリンタ、ハードディスクを使用しなければ、これらを合わせて6レベル分が利用できる。

PC-9801に使用されている割込みコントローラの8259Aは図23のように接続されている。なお、外部割込みによるプログラムを作るには8259Aの使い方を多少は知つておる必要がある。

| | | | | |
|-----------|---------------------|--------------------------|------|---|
| チップセレクト入力 | \overline{CS} | 1 | 28 | $V_{cc}(5v)$ |
| 書込み制御入力 | \overline{WR} | 2 | 27 | A0 アドレスバス入力 |
| 読み出し制御入力 | \overline{RD} | 3 | 26 | \overline{INTA} 割込応答入力 |
| | | $D_7 \leftrightarrow 4$ | 25 | IR7 |
| | | $D_6 \leftrightarrow 5$ | 8 24 | IR6 |
| | | $D_5 \leftrightarrow 6$ | 2 23 | IR5 |
| 双方向 | | $D_4 \leftrightarrow 7$ | 5 22 | IR4 |
| データバス | | $D_3 \leftrightarrow 8$ | 9 21 | IR3 |
| | | $D_2 \leftrightarrow 9$ | A 20 | IR2 |
| | | $D_1 \leftrightarrow 10$ | 19 | IR1 |
| | | $D_0 \leftrightarrow 11$ | 18 | IR0 |
| カスケードライン | CAS_0 | 12 | 17 | INT |
| | CAS_1 | 13 | 16 | $\overline{S}P / \overline{EN}$ スレーブプログラム入力/イネーブルパッファ出力 |
| | (OV)V _{ss} | 14 | 15 | CAS_2 カスケードライン |

8259Aは、8ビットの8080A, 8085A, Z-80などのMPUにも使われているプログラマブルなLSIであるが、機能が高く、使い方がややこしいものである。ここでは使い方を簡単に説明しておく。それ以上は、メーカー等から出しているハンドブックなどを参照されたい。

8259Aのピンの定義

8259Aは8本の割込み要求入力を持っている、割込み要求をINTにより出力して、MPUに伝える。MPUは割込み応答であるINTAを返すので、この返事を受けて1バイトの割込みベクタ番号をデータ・バスに出力する(8ビットMPUに対してはCALL命令と、これに続いて2バイトのアドレスを出力できる)。

このベクタ番号はプログラムできる。さらに、8本ある割込み要求入力の優先順位や割込みの禁止であるマスク等自由に設定できる。

(1) 8259Aのイニシャライズの方法

図24に8259AのイニシャライズであるICWコマンドフローを示す。

図25にICWのコマンドフォーマットを示す。




図23 PC-9801に使われている割込コントローラ
8259Aの接続回路




図24 ICWコマンドフロー

| | | | | | | | | | |
|---|---------------------------------|---------------------------------|---------------------------------|---------------------------------|---------------------------------|-----------------|-----------------|-----------------|---|
| ICW1 | | | | | | | | | |
| A0 | D7 | D6 | D5 | D4 | D3 | D2 | D1 | D0 | LTIM |
| 0 | A ₇ | A ₆ | A ₅ | 1 | LTIM | ADI | SNGL | IC ₄ | { 1: レベル・トリガ割込み入力 0: エッジ・トリガ割込み入力 } |
| 下位ベクタ・アドレス | | | | | | | | | |
| (A7~A5) SNGL { 1: シングル 8086及び8088では 0: シングルでない } 8086及び8088では無視される | | | | | | | | | |
| 無視される IC4 { 1: ICW4必要 0: ICW4不要 } | | | | | | | | | |
| ICW2 | | | | | | | | | |
| A0 | D7 | D6 | D5 | D4 | D3 | D2 | D1 | D0 | |
| 1 | A ₁₅ /T ₇ | A ₁₄ /T ₆ | A ₁₃ /T ₅ | A ₁₂ /T ₄ | A ₁₁ /T ₃ | A ₁₀ | A ₉ | A ₈ | |
| 上位ベクタ・アドレス(A15~A8)またはインタラプト・タイプ(T7~T3) | | | | | | | | | |
| *: T2~T0は割込み要求入力(IR7~IR0)の2進コードとして出力される | | | | | | | | | |
| ICW3 (マスター/ハイス) | | | | | | | | | |
| A0 | D7 | D6 | D5 | D4 | D3 | D2 | D1 | D0 | |
| 1 | S ₇ | S ₆ | S ₅ | S ₄ | S ₃ | S ₂ | S ₁ | S ₀ | スレーブ識別コード |
| { 1: 割込み要求入力にスレーブ有り 0: 割込み要求入力にスレーブ無し } | | | | | | | | | |
| (スレーブマスター) | | | | | | | | | |
| A0 | D7 | D6 | D5 | D4 | D3 | D2 | D1 | D0 | |
| 1 | 0 | 0 | 0 | 0 | 0 | ID ₂ | ID ₁ | ID ₀ | |
| SFNM { 1: スペシャル・フリネステット・モード 0: フリネステット・モード } | | | | | | | | | |
| ICW4 | | | | | | | | | |
| A0 | D7 | D6 | D5 | D4 | D3 | D2 | D1 | D0 | AEOI { 1: AEOIモード 0: ノーマルEOIモード } |
| 1 | 0 | 0 | 0 | 0 | SFNM | BUF | M/S | AEOI | μPM { 1: 8086, 8088モード 0: 8085Aモード } |
| ↑ ↑ | | | | | | | | | |
| 0 | X | パワーフロート・モードでない | | | | | | | |
| 1 | 0 | パワーフロート・モード/スレーブ | | | | | | | |
| 1 | 1 | パワーフロート・モード/マスター | | | | | | | |

図25 ICWコマンドフォーマット

(2) 8259Aのイニシャライズプログラム

(1)マスター8259A

```


MOV AL,0 0 0 1 0 0 0 1 B エッジ・トリガ, スレーブ有り
OUT 00H,AL
MOV AL,0 0 0 1 0 0 0 B インタラプト・タイプ

```

```

OUT 02H,AL          (08H)
MOV AL,1 0 0 0 0 0 0 0 B IR7にスレーブ有り
OUT 02H,AL

```




(2)スレーブ8259A

```

MOV AL,0 0 0 1 0 0 0 1 B
OUT 08H,AL
MOV AL,0 0 0 1 0 0 0 0 B インタラプト・タイプ
OUT 0AH,AL          (10H)
MOV AL,0 0 0 0 0 1 1 1 B スレーブ・デバイス・マスターのIR7に接続
OUT 0AH,AL

```



(3) EO Iコマンドの送り方

(1)マスター8259A

```

PUSH AX
    } 割込み処理ルーチン
MOV AL, 20H   EO Iコマンド"
OUT 00H,AL
POP AX
IRET

```

(2)スレーブ8259A

```

PUSH AX
    } 割込み処理ルーチン
MOV AL, 20H   } スレーブにEOIを送る
OUT 08H,AL
MOV AL, 0BH
OUT 08H,AL   } スレーブのISRを読む
NOP
IN  AL, 08H
CMP AL, 00H   } ・まだスレーブに割込み処理が残って
JNZ MORE     } いる場合は、マスターにEOIを送らない。
MOV AL, 20H   } ・スレーブの割込み処理が全部終わって
OUT 00H,AL   } いる場合は、マスターにEOIを送る。
MORE: POP AX
IRET

```

(4) OCWコマンドフォーマット

OCW1

| A0 | D7 | D6 | D5 | D4 | D3 | D2 | D1 | D0 |
|----|----|----|----|----|----|----|----|----|
| 1 | M7 | M6 | M5 | M4 | M3 | M2 | M1 | M0 |

1:割込みマスクセット

0:割込みマスク・リセット

リセットされるISRビットあるいは優先度最下位となる割込み要求レベル

(SL=1 の時有効)

| | | | | | | | |
|---|---|---|---|---|---|---|---|
| 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 |
| 0 | 0 | 0 | 0 | 1 | 1 | 1 | 1 |
| 0 | 0 | 1 | 1 | 0 | 0 | 1 | 1 |
| 0 | 1 | 0 | 1 | 0 | 1 | 0 | 1 |

OCW2

| A0 | D7 | D6 | D5 | D4 | D3 | D2 | D1 | D0 |
|----|----|----|-----|----|----|----|----|----|
| 0 | R | SL | EOI | 0 | 0 | L2 | L1 | L0 |



| | | | | |
|---|---|---|--|-----|
| 0 | 0 | 1 | ノンスペシフィックEOI | EOI |
| 0 | 1 | 1 | スペシフィックEOI(L2～L0のISRビットをリセット) | |
| 1 | 0 | 1 | ノンスペシフィックEOIコマンドでそのビットを湯煎順位最下位にする。 | |
| 1 | 0 | 0 | AEOIモードにおいてローテート(セット) | |
| 0 | 0 | 0 | AEOIモードにおいてローテート(リセット) | |
| 1 | 1 | 1 | スペシフィックEOIと同時にそのビットを優先順位最下位にする。 | |
| 1 | 1 | 0 | EOIを行うことなく、L2～L0ビットを優先順位最下位にする。} スペシフィック・ローテーション | |
| 0 | 1 | 0 | ノーオペレーション | |

OCW3

| A0 | D7 | D6 | D5 | D4 | D3 | D2 | D1 | D0 |
|----|----|------|-----|----|----|----|----|-----|
| 0 | 0 | ESSM | SMM | 0 | I | P | RP | RIS |

P { 1:ホールコマンド
0:ホールコマンドでない。

| | | |
|---|---|-------------------|
| 0 | X | ノーオペレーション |
| 1 | 0 | スペシャルマスク・モード・リセット |
| 1 | 1 | スペシャルマスク・モード・セット |

| | | |
|---|---|----------------------|
| 0 | X | ノーオペレーション |
| 1 | 0 | ステータス読出しレジスタをIRRにセット |
| 1 | 1 | ステータス読出しレジスタをISRにセット |

(5) 外部割込み実験

外部割込みの実験をおこなう。この実験に用いるプログラムでは、RUN した後、それぞれのスイッチを ON(Hレベル)にすると割込みが発生させている。プログラムと割込みをわかりやすくするため 8255 の LED を点滅させるようにした。実際には、SW の ON の状態が外部からの割込み要求信号に変わるもので、リミットスイッチやセンサ等からの入力になる。すなわち、この割込み要求によって各種の処理がおこなわれる。

割込みプログラムは、一般的なサブルーチンにより手続きが多く、プログラムが複雑になる。

外部割込みをわかりやすくするためにサンプルプログラムを示す。なお、このプログラムで用いているルーチンの構成は以下のようになっている。

- INT0, INT1, INT2, INT5 の割込みベクトルのセット。
- マスク、スレーブそれぞれの 8259A のイニシャライズ。
- 8255A のイニシャライズ。
- メインルーチン。
ポートB と ポートC に接続された LED を、右から左へ順次点灯させる。
- WAITルーチン
LED の点灯インターバルタイムを作るためのものである。

6. INT0ルーチン
SW1 からの割込み処理で、8255 の ポートB と ポートC の LED を全部同時に点滅させる。
7. INT1ルーチン
SW2 からの割込み処理で、LED を1個おきに点滅させる。
8. INT2ルーチン
SW3 からの割込み処理で、LED を2個おきに点滅させる。
9. INT5ルーチン
SW4 からの割込み処理で、ポートB と ポートC の LED を交互に点灯させる。
・INT5 はスレーブの 8259A よりの割込みであり、EOIコマンドの送り方が異なっている点に注意すること。

【実験】 外部割込みプログラム

この実験では実験ボードを使用する。なお、C言語は TurboCを使っている。Turbo Cには割込み関数が組み込まれているので、これを使用した。

```
/* external interrupt test */
#include <stdio.h>
#include <dos.h>
#define PIC1 0X00
#define PIC2 0x08
#define IMASK 0x08
#define IVECO 0x0b
#define PA 0xd0
#define PB 0xd2
#define PC 0xd4
#define CR 0xd6
#define CW 0x90
void wait(void);
void install(void interrupt(*fadder)(),int inum)
{
    setvect(inum,fadder);
}
void interrupt testint()
{
    int c=5;
    unsigned char dd;
    dd=inportb(PA);
    while(c--){
        outportb(PB,dd);
        outportb(PC,dd);
        wait();
        outportb(PB,0);
        outportb(PC,0);
        wait();
    }
    outportb(PIC1,0x20);
}

void wait()
{
    long int t=40000;
    while(t--);
}

main()
{
    int i;
    unsigned char d;
    outportb(CR,CW);
    install(testint,IVECO);
    outportb(PIC1+2,inportb(PIC1+2)&~IMASK);
    do{
        d=1;
        for(i=0;i<8;i++){
            outportb(PB,d);
            outportb(PC,d);
            d=d << 1;
            wait();
        }
    }
    while(!kbhit());
}
```

16ビット実験ボード用の外部割込みプログラム(8086アセンブラー)

```

; PC9801 EXTERNAL INTERRUPT TEST
;
; PA EQU 80D0H ;8255ADDRESS
; PB EQU 80D2H
; PC EQU 80D4H
; CR EQU 80D6H
CODE SEGMENT
ASSUME CS:CODE,DS:CODE,ES:CODE,SS:CODE
ORG 100H
START:
    CLI
    MOV AX,0
    MOV ES,AX
    MOV BX,0BH*4 ;INTO VECTOR
    MOV ES:WORD PTR [BX],OFFSET SW1
    MOV ES:2[BX],CS
    MOV BX,0DH*4 ;INT1 VECTOR
    MOV ES:WORD PTR [BX],OFFSET SW2
    MOV ES:2[BX],CS
    MOV BX,0EH*4 ;INT2 VECTOR
    MOV ES:WORD PTR [BX],OFFSET SW3
    MOV ES:2[BX],CS
    MOV BX,14H*4 ;INT5 VECTOR
    MOV ES:WORD PTR [BX],OFFSET SW4
    MOV ES:2[BX],CS
; 8255 INITIALIZE
    MOV AL,11H ;MASTER ICW1
    OUT 00H,AL
    MOV AL,08H ;ICW2
    OUT 02H,AL
    MOV AL,80H ;ICW3
    OUT 02H,AL
    MOV AL,1DH ;ICW4
    OUT 02H,AL
    MOV AL,11H ;SLAVE ICW1
    OUT 08H,AL
    MOV AL,10H ;ICW2
    OUT 0AH,AL
    MOV AL,07H ;ICW3
    OUT 0AH,AL
    MOV AL,09H ;ICW4
    OUT 0AH,AL
    MOV AL,00H ;MASTER OCW1
    OUT 02H,AL
    OUT 0AH,AL ;SLAVE OCW1
;
; MOV DX,CR
; MOV AX,9090H ;8255 INITIALIZE
; OUT DX,AX
; STI
;
; MAIN:
;     MOV AX,1 ;MAIN ROUTINE
M1 : MOV DX,PB
    OUT DX,AX
    MOV DX,PC
    OUT DX,AX
    CALL WAIT
    ROL AX,01H
    JMP M1
;
; WAIT:
;     PUSH CX
;     MOV CX,0
W1: NOP
    NOP
    LOOP W1
    POP CX
    RET
;
; INTERRUPT ROUTINE
SW1: ;INTO
    PUSH AX
    PUSH CX
    PUSH DX
    MOV CX,20
    MOV AX,0FFFFH
SW11: MOV DX,PB
    OUT DX,AX
    MOV DX,PC
    OUT DX,AX
    CALL WAIT
    NOT AX
    LOOP SW11
    MOV AX,0
    OUT DX,AX
    POP DX
    POP CX
    POP AX
    MOV AL,20H
    OUT 00H,AL
    POP AX
    IRET

```

```

;
SW2:           ;INT1
    PUSH AX
    PUSH CX
    PUSH DX
    MOV  CX,20
    MOV  AX,5555H
    JMP  SW11

;
SW3:           ;INT2
    PUSH AX
    PUSH CX
    PUSH DX
    MOV  CX,20
    MOV  AX,3333H
    JMP  SW11

;
SW4:           ;INT5
    PUSH AX
    PUSH CX
    PUSH DX
    MOV  CX,10
    MOV  AX,0FFFFH

SW41:          DX,PB
                OUT  DX,AX
                NOT  AX
                MOV  DX,PC
                OUT  DX,AX
                CALL WAIT
                LOOP SW41
                MOV  AL,20H
                OUT  08H,AL
                MOV  AL,0BH
                OUT  08H,AL
                NOP
                IN   AL,08H
                CMP  AL,0
                JNZ  MORE
                MOV  AL,20H
                OUT  00H,AL
MORE:          POP  DX
                POP  CX
                POP  AX
                IRET
;
CODE          ENDS
END  START

```

6. 8253 (Programmable Interval Timer)

8253 は Programmable Interval Timerである。8253 には、8253(8080A用)と 8253A-5(8085A用)があるが機能は同じである。8253A-5 をもとに図26にブロック・ダイアグラムとピン接続を示して機能を説明する。

(1) 8253の基本動作

① CLK に入力されたクロック(パルス信号)によりカウンタの値をデクリメントしていく、ゼロになったら OUT 端子に出力する。

② GATE端子が L レベルになるとカウントが進まなくななる。即ち、カウントをマスクする機能を持っている。

(2) 8253の特徴

①互いに独立した3個の16ビット・ダウンカウンタを内蔵している。

| ピン名称 | 意味 |
|--------|-----------------------|
| D7～D0 | DATA BUS (8 BIT) |
| CLK N | COUNTER CLOCK INPUTS |
| GATE N | COUNTER GATE INPUTS |
| OUT N | COUNTER OUTPUTS |
| RD | READ COUNTER |
| WR | WRITE COMMAND OR DATA |
| CS | CHIP SELECT |
| A0,A1 | COUNTER SELECT |
| Vcc | +5 VOLTS |
| GND | GROUND |

| | | | |
|-------|----|----|-----------------|
| D7 | 1 | 24 | V _{cc} |
| D6 | 2 | 23 | WR |
| D5 | 3 | 22 | RD |
| D4 | 4 | 8 | CS |
| D3 | 5 | 2 | A1 |
| D2 | 6 | 5 | A0 |
| D1 | 7 | 3 | CLK2 |
| D0 | 8 | 17 | OUT2 |
| CLKO | 9 | 16 | GATE2 |
| OUT0 | 10 | 15 | CLK1 |
| GATE0 | 11 | 14 | GATE1 |
| GND | 12 | 13 | OUT1 |




図26 8253のブロックダイアグラムとピンの定義

②カウント可能なクロック周期は、次の通りである。

8253 DC ~ 2 MHz, 8253-5 DC ~ 2 MHz, 8253-2 DC ~ 5 MHz

③6種類のカウンタモードが各カウンタに任意に割当可能である。

④2進または10進カウンタが可能である。

PC-9801に使われている8253の接続を図27に示す。3つあるカウンタのクロック入力(CLK₀～CLK₂)はすべてMPUのクロック周波数を4分周した周波数のクロック信号が加わっている。

GATE0～GATE2 はすべて +5V にブルアップされているのでマスクはできない。

カウンタ#0の出力は、割込みコントローラである8259AのIROに接続されている。これは図22に示したようにINT08Hの割込みを発生する。このカウンタ#0を使って任意の時間を作り出すことができる。カウンタ#1はPC-9801E/F/Mではメモリリフレッシュ信号として使われているのでユーザは使えない。これ以後のモデルではスピーカの周波数設定用に使われているのでユーザが利用しても異常は起きない。カウンタ#2はRS-232Cのポートを決めるクロック信号用として使われている。




図27. PC-9801の8253の接続
MPUのクロック(10MHz)を4分周した2.4576 MHzが加わる
8253 8259A
CLK0
CLK1
CLK2
GATE0
GATE1
GATE2
OUT0 → IRO

(3) 8253の動作説明

図26に従って説明を加える。

(A)入出力信号線

①チップセレクト(\overline{CS})：入力

- ・ L レベルにすることによって 8253 をイネーブルにする。
- ・ この端子が H レベルだと読出/書き込み操作は行えないが、カウンタとしては動作する。
- ・ この端子は MPU のアドレスバスをデコードして 8253 のアドレスを指定するのに用いる。

②アドレス(A_0, A_1)：入力

- ・ 内部の3つのカウンタまたはコントロールワードレジスタのいずれか1つを選択するのに用いる。
- ・ 通常は MPU のアドレスバス下位2ビットに接続する。

③ライト(\overline{WR})：入力

8253 に対する書き込みストローブ信号で、L レベルを加えることによってモード設定やカウンタ値の書き込みができる。

④リード(\overline{RD})：入力

8253 に対する読み出しストローブ信号で、L レベルを加えることによって内部のカウンタの値を読み出すことができる。

⑤データバス($D_0 \sim D_7$)：入出力

- ・ 8ビットMPU のデータバスに接続される 8ビットの双方行性3ステートのデータバス端子である。
- ・ イニシャライズ時のコントロールの書き込み、カウンタ値の書き込みと読み出しがこのバスを通して MPU とコミュニケーションされる。

⑥クロック($CLK_0 \sim CLK_2$)：入力

- ・ カウンタへのクロック入力端子である。
- ・ この信号の立ち下がりで 8253 の内部カウンタに書き込まれた値がダウンカウントされる。

⑦ゲート($GATE_0 \sim GATE_2$)：入力

- ・ この端子が H レベルのときダウンカウントが行われる。
- ・ L レベルにするとカウントを停止するマスク機能を持っている。但し、その機能は 8253 のモード選択により異なる。

⑧アウト($OUT_0 \sim OUT_2$)：出力

- ・ 8253 に書き込まれたカウンタの値がゼロになると出力される端子である。
- ・ 但し、出力のされ方は(即ち波形)は、モード選択によって異なる。

(B) 内部レジスタの動作

①データバスバッファ

- ・ 8ビットマイコンのシステムデータバスと接続するための双方行性3ステートの8ビット・データバスバッファである。
- ・ モード選定のためのコントロールワード、カウンタへのデータの書き込み、カウンタからのデータの読み出しが、すべてこのバッファを介して行う。

②リード/ライトロジック

- ・ システム側から送られてくるコントロール信号($\overline{RD}, \overline{WR}$)を受け取り、8253 の動作全体に対する制御信号を発生する。
- ・ チップセレクト入力(\overline{CS})が H レベルのとき(ディセーブル状態)は、コントロール信号は内部の動作に影響を与えない。

表12 PC-9801の8253のアドレス

| | |
|------------|-----|
| 8253 #0 | 71H |
| 8253 #1 | 73H |
| 8253 #2 | 75H |
| コントロールレジスタ | 77H |

③コントロールワードレジスタ

- ・A₀, A₁端子がともに 1 のとき選択される。
- ・データバス(データバスバッファを通して)から情報は、このレジスタにストアされ、各カウンタの動作モード、2進、10進カウントの選択、更に各カウンタへのロード方法の指定を制御する。
- ・コントロールワードレジスタは、書き込み可能で読み出しへはできない。

④カウンタ 0～カウンタ 2

- ・各カウンタは、互いに同等で独立した 16 ビットのプリセット可能なダウンカウンタである。
- ・それぞれのクロック入力、ゲート入力、アウト出力端子を持っている。
- ・各クロックの立ち下がりで、2 進か 10 進かのいずれかの方式でカウントダウンする。
- ・カウンタがどのようなモードで動作するか、どのような初期値からカウントを開始するかは、ソフトウェアによって指定できる。

- ・各カウンタの値は、単に入力命令により随時読み出せるだけでなく、特別な命令(カウンタラッチ命令)を与えることで、各瞬間の値をレジスタにラッチし、安定して読み出せる(リードオングラフライ)機能も持っている。
- ・表 13 に基本機能を示した。表から推察できるようにコントロールワードレジスタを指定して(A₁, A₀ともに H, CS=L), RD信号を与えた場合、データバスは高インピーダンス状態になってしまう。

表 13 8253 の基本機能

| CS | RD | WR | A1 | A0 | 機能 |
|----|----|----|----|----|----------------------------|
| 0 | 1 | 0 | 0 | 0 | データバス→カウンタ0 |
| 0 | 1 | 0 | 0 | 1 | データバス→カウンタ1 |
| 0 | 1 | 0 | 1 | 0 | データバス→カウンタ2 |
| 0 | 1 | 0 | 1 | 1 | データバス→コントロールワードレジスタ |
| 0 | 0 | 1 | 0 | 0 | データバス←カウンタ0 |
| 0 | 0 | 1 | 0 | 1 | データバス←カウンタ1 |
| 0 | 0 | 1 | 1 | 0 | データバス←カウンタ2 |
| 0 | 0 | 1 | 1 | 1 | データバスは高インピーダンス状態 X: 未定義 |
| 1 | X | X | X | X | |
| 0 | 1 | 1 | X | X | |

(4) MPUとの接続

8253 には RESET 入力はない。それ以外は動作指令の与え方などは 8255 と同じである。

6. 1 8253 の動作モード

8253 は 6 つの動作モードを持っており、イニシャライズによって選択できる。基本的にはカウンタにセットされた値のクロック信号がクロック入力に加わるとカウンタに出力が現れる。出力の現れ方は、モードによって違ってくる。以下に、モードの動作を説明する。

(1) モード 0(カウンタ完了割り込み)

モード 0 は、「ある時間後に MPU に割り込みをかけたり、カウントアップ時に割り込みをかけたりする」場合に利用する。

- ・モード指定や初期値設定によりカウント出力(OUT 端子)は L レベルになる。
- ・カウンタに初期値をロードするとクロック入力のカウントが開始される。
- ・CLK 信号の立ち下がりでカウンタはダウンカウントし、0 になると OUT 端子が H レベルになる。

※ このカウントはロード値 n+1 になるので注意すること。

- ・モード 0 では、モード指定や初期値設定が再設定されるまで OUT 端子は H のままである。

※ ただし、カウントダウンは続けられる。

図 a は、初期値 4 をセットした場合の例である。

- ・ゲート入力を L レベルにするとカウントが中断される。
- ・カウント中に再ロードすれば最初の 1 バイトロードに

よりこれまでのカウントが中止され、2バイト目のロードよりカウンタが再スタートする。

(2) モード1（プログラマブルワンショット）

モード1はゲート入力をトリガ入力とするワンショットマルチバイブレータの機能を持つ。

- ・ゲートの立ち上がりによって、その次のクロックから始まる、あらかじめ設定されたクロック長のワンショットのLレベル出力を発生する。

図bは、初期値4をセットした場合の例である。

- ・カウンタ出力がLレベルの間に新たな初期値をロードしても、トリガ入力がなければ、すでに出力されているワンショットパルスのパルス幅は変更されない。
- ・出力中のワンショットパルス幅に何ら影響を与えることなく、進行中のカウンタ値を読み出すことができる。
- ・このモードは再トリガ可能である。従って、モード0のように初期値を設定し直さなくても、次のトリガ入力で同じ幅のワンショット出力を出すことができる。

(3) モード2（レートジェネレータ）

カウンタに初期セットした値nによって、クロック入力n個に1回の割で1クロックの間Lレベルがカウンタに出力される(反復して出力する)。

- ・カウンタが動作中に新たな値をロードすると、現在進行中のカウントによるパルスが出力された後、次の出力から新たにロードされた値でカウンタ出力に現れる。


図cは、最初にレート値としてn=4を与え途中でレート値をn=3にした場合の例である。

- ・Lレベルのときはカウンタ出力は強制的にHレベルになる。
- ・ゲート入力の立ち上がりによってカウンタは初期値で再スタートする。
- ・ゲート入力はハードウェアによるカウンタの外部同期が可能となる
- ・モード指定後はカウンタにレート値nをロードするまでカウントが開始されず、カウンタ出力はHレベルのままである。


(4) モード3（矩形波レートジェネレータ）

モード2と同様であるが、設定レート値nの1/2のカウント数の矩形波出力を発生する。


- ・設定値n：奇数のときは、クロック入力(n+1)/2だけHレベル出力、(n-1)/2だけLレベル出力の矩形波となる。



図a モード0(\overline{WR} の初期値n=4)



図b モード1(\overline{WR} の初期値n=4)



図c モード2(\overline{WR} の初期値n=4)

- ・カウンタ動作中にカウンタの新たなレート値を再ロードしたときは、次に実行されるカウンタ出力の変化後、次のカウントから再ロード値によるカウンタ出力となる。
- ・ゲート入力の作用は、モード2のときと同じである。
図dにモード3の動作例を示す。

(5) モード4 (ソフトウェアトリガストローブ)

モードセット後、カウンタ出力はHレベルであるが、カウンタに値をロードすることでクロック入力のカウントを開始し、カウントアウトで1クロック間隔だけLパルスを1度だけ出力する。

- ・モード2はカウンタに設定した値で反復してパルスを出力するが、モード4は反復してパルスを出力しない。

図eに出力パルスの状況を示す。

- ・出力パルスは、モード2の場合よりも1クロック遅れている。
- ・カウント中に新たな値がロードされるとカウンタの内容が更新され、新しい値でカウントが継続される。
- ・ゲート入力をLレベルにすると、カウントは一時中断され、Hレベルで再開される。

(6) モード5 (ハードウェアトリガストローブ)

- ・モード1の変形である。
- ・ゲート入力がトリガ機能を受け持っている。
- ・ゲート入力の立ち上がりでカウントが開始され、カウントアウトで1度だけ1クロック間隔のLレベルパルスが出力される。
- ・モード1と同様に、ゲート入力によって再トリガが可能である。

図fにモード5のタイミング例を示す。

なお、8253のゲート信号入力の役割を表14に示しておく。


6.2 コントロールワードと初期値のロード

8253の各カウンタの動作モード指定は、コントロールレジスタにコントロールワードを書き込むことで行う。

カウンタは0~2までの3個あり、それぞれ独立して動作できる。


- (注)
- ・PC-9801に内蔵の8253は、ゲート入力がすべてプルアップされて各部に引き出されていない。
 - ・クロック入力には4分周された信号が入力されている。

このため8253を使う場合はモード0かモード3に限定される。




⑦:(5+1)/2 , ①:(5-1)/2
⑦:カウント停止

図d モード3



図e モード4



図f モード5

(1) コントロールワード

8253 のコントロールワードのフォーマットを図14に示す。

図14によって作成したコントロールワードをコントロールレジスタに書き込む。その後、それぞれのカウンタアドレスに初期値を書き込む。この初期値は8253のカウンタレジスタに書き込むデータは16ビットであるので、最初に下位8ビットを書き込み、続いて上位8ビットを書き込む。全部のカウンタを使う場合には、合計9回の書き込みが必要である。

コントロールワードは、4つのセクションから成り立っている。

- (1) SCセクションはカウンタの選択を行う。
- (2) RLセクションはカウンタ中のカウンタの読み出しや初期値設定をどのように行うかを指定する。
 - ・通常は、11を指定し、下位8ビットに続いて上位8ビットを書き込む。
- (3) Mセクションはモード指定を行うビットである。
- (4) BCDセクションは、カウンタをバイナリとするかBCDとするかの選択である。
 - ・バイナリでは、1～65536までのカウンタとして使える。
 - 0を初期設定したときには最大になる。
 - BCDを選択した場合には、0～9999までの4桁の10進数を書き込む。

8253は、システムリセットや電源投入によって何ら特定の値に初期設定されない。まずコントロールワードを書き込み、次にカウンタにデータを書き込むことによって動作する。なお、3つのカウンタ間の順序については全く自由である。

表14 8253のコントロールワード

| コントロールワード | | | | | | | | | | | | | | | | | | | | |
|---------------|-------------------|---------------------------|------|----|----|-----|------|---------|--|--|--|--|--|--|--|--|--|--|--|--|
| SC | | RL | | M | | BCD | | | | | | | | | | | | | | |
| D7 | D6 | D5 | D4 | D3 | D2 | D1 | D0 | ←ビット | | | | | | | | | | | | |
| SC1 | SCO | RL1 | RL0 | M2 | M1 | M0 | BCD | ←ビットの役割 | | | | | | | | | | | | |
| | | | | | | | | | | | | | | | | | | | | |
| SC | | RL | | M | | BCD | | | | | | | | | | | | | | |
| RL (リード/ロード) | | | | | | | | | | | | | | | | | | | | |
| RL1 | RL0 | 意味 | | | | | | | | | | | | | | | | | | |
| 0 | 0 | カウンタラッチオペレーション | | | | | | | | | | | | | | | | | | |
| 0 | 1 | 下位8ビットのみ読み出し/ロード | | | | | | | | | | | | | | | | | | |
| 1 | 0 | 上位8ビットのみ読み出し/ロード | | | | | | | | | | | | | | | | | | |
| 1 | 1 | 下位8ビット、次いで上位8ビットの読み出し/ロード | | | | | | | | | | | | | | | | | | |
| BCD | | | | | | | | | | | | | | | | | | | | |
| 0 | バイナリ(2進16ビット)カウント | | | | | | | | | | | | | | | | | | | |
| 1 | BCD(4桁)カウント | | | | | | | | | | | | | | | | | | | |
| M (モード) | | | | | | | | | | | | | | | | | | | | |
| M2 | M1 | M2 | モード | 0 | 0 | 0 | モード0 | | | | | | | | | | | | | |
| 0 | 0 | 1 | モード1 | 0 | 0 | 1 | モード1 | | | | | | | | | | | | | |
| x | 1 | 0 | モード2 | x | 1 | 0 | モード2 | | | | | | | | | | | | | |
| x | 1 | 1 | モード3 | x | 1 | 1 | モード3 | | | | | | | | | | | | | |
| 1 | 0 | 0 | モード4 | 1 | 0 | 0 | モード4 | | | | | | | | | | | | | |
| 1 | 0 | 1 | モード5 | 1 | 0 | 1 | モード5 | | | | | | | | | | | | | |
| SC (セレクトカウンタ) | | | | | | | | | | | | | | | | | | | | |
| SC1 | SCO | 意味 | | | | | | | | | | | | | | | | | | |
| 0 | 0 | カウンタ0を選択 | | | | | | | | | | | | | | | | | | |
| 0 | 1 | カウンタ1を選択 | | | | | | | | | | | | | | | | | | |
| 1 | 0 | カウンタ2を選択 | | | | | | | | | | | | | | | | | | |
| 1 | 1 | 組み合わせ禁止 | | | | | | | | | | | | | | | | | | |

(2) カウンタのモニタ方法

8253のカウンタ中の値を読み出してモニタした場合、特にイベントカウンタとして利用するとき、カウンタの値を調べてその値によって処理内容を変更することがある。

8253のカウンタの読み出し方には2通りの方法がある。

①読み出し動作

モニタしたいカウンタのアドレスを指定して入力命令を実行すればカウンタの値を読み出すことができる。ただし、読み出し中に変化することが考えられるので正しく読み出すにはクロック入力を一時中

断するか、ゲート入力によりカウンタ値の変化を停止する必要がある。

カウンタ値の読み出し方法(読み出されるバイト)は、イニシャライズのコントロールワード D5 と D4 (RLセクション)によって変わってくる。

いま、D5, D4 に 11 を指定してあれば IN命令を 2回実行し、初めの IN で下位 8ビット、次の IN 命令で上位 8ビットが読み出される。

②リードオンザフライ(Read on the fly)動作

これは進行中のカウント動作に何ら影響を与えないで、カウント値を読み出すために用いる方法である。

このためにはコントロールワードレジスタにカウンタラッチ(特別なコマンド)を書き込む。

- カウンタラッチとは；

D7, D6 ビットで読み出すカウンタを
選択し、D5, D4 ビットを 0, 0 とす
るデータである。

| | | | | | | | |
|----------------------|-----|---------|-----|--------|-----|--------|-----|
| D 7 | D 6 | D 5 | D 4 | D 3 | D 2 | D 1 | D 0 |
| 0 | 0 | X | | X | | X | |
| | | カウントの選択 | | 00にすると | | 1 又は 0 | |
| カウンタラッチの動作 (どちらでも良い) | | | | | | | |

- D3～D0 ビット : 1 でも 0 でもかまわない。
- D3～D0 ビットの書き込みによってカウンタの各瞬間の値はレジスタにラッチされて安定したカウンタ値を得ることができる。
- カウンタの読み出しには、初期設定で指定した読み出し手順を守る必要がある。

コントロールワードレジスタにカウンタラッチのコマンドを書き込んでも以前に指定したイニシャライズは影響を受けずそのまま残っている。

③カウンタ 2 にカウンタラッチ・オペレーションを行うプログラミング

```
MOV AL, 0000XXXX (00H)    カウンタラッチコマンド
OUT 77H,AL                 コントロールレジスタに書き込む
IN  AL,71H                  カウンタ#0の読み出し
IN  AH,71H                  カウンタ#0の上位読み出し、この時点でカウンタラッチから抜ける。
```

- × は 0 または 1
- IN命令を 2回実行するか、1回ですませるかはモード設定時の D5, D4 によって決まる。

6. 3 8253 の割込み実験用のプログラム

【実験】カウンタ #0 をモード3 で使用し、周期20msecの矩形波を発生させる。この矩形波を用いて8259に割込みをかけて、8255のポートBとポートCに接続したLEDを1秒間隔で交互に点灯させる。

① 8253のクロック信号周波数 10MHz(9.8304MHz) - 2.4576MHz
8MHz(7.9872MHz) - 1.9968MHz
5MHz(4.9152MHz) - 1.2288MHz

10MHzを使うとして、20msecに1回割込みを発生させるには

$$20 * 10^{-3} = \{ 1 / (2.4576 * 10^6) \} * n$$


$$n = 20 * 10^{-3} * 2.4576 * 10^6 = 4.9152 * 10^4 = C000H$$

計算から、8253 に初期値として 49152 をセットすると、クロック信号 1 周期で 1 ずつダウンカウトし、20msec後に 0 となり OUT端子に出力が発生し、これが8259への割込み要求となる。

② 8253をモード3にイニシャライズ……①の周期での矩形波を発生するのでモード3で使用する。

③ 20msecを1secにするには、割込み50回で、1度出力するようにプログラムする。

これだけがわかれれば、8259A, 8255のイニシャライズ、割込みベクタのセット、メインルーチン、8253の割込みルーチンを作成していけばよい。



; 8253 INTERRUPT

```

PA EQU 0DOH
PB EQU 0D2H
PC EQU 0D4H
CR EQU 0D6H
PITO EQU 71H
PITC EQU 77H

```

CODE SEGMENT

```

ASSUME CS:CODE, DS:CODE, ES:CODE
ORG 100H

```

START:

```

CLI
CALL S8259
CALL S8255
CALL SINTV
MOV AL,0
OUT PB,AL
NOT AL
OUT PC,AL
MOV CL,50 ;COUNTE
CALL S8253
STI

```

;MAIN ROUTINE

```

L1: MOV CH,0 ;FLAG CLEAR
L2: OR CH,CH ;FLAG CHEAK
JZ L2

```

OUT PB,AL

NOT AL

OUT PC,AL

JMP L1

S8259: ;MASTER ONLY

MOV AL,11H

OUT 00H,AL

MOV AL,08H

OUT 02H,AL

MOV AL,80H

OUT 02H,AL

MOV AL,1DH

OUT 02H,AL

RET

S8255: ;PA IN,PB & PC OUT

MOV AL,90H

OUT CR,AL

RET

SINTV:

MOV AX,0

MOV ES,AX

MOV BX,8*4 ;PIT INTERRUPT VECTOR

MOV ES:WORD PTR[BX],OFFSET PITINT

MOV ES:2[BX],CS

RET

S8253:

PUSH AX

MOV AL,36H ;MODE 3

OUT PITC,AL

MOV AL,0 ;LSB SET

OUT PITO,AL

MOV AL,OCOH ;MSB SET

OUT PITO,AL

POP AX

RET

; PIT INTERRUPT ROUTINE

PITINT:

DEC CL

JNZ SRET

MOV CH,1

MOV CL,50

SRET:

PUSH AX

MOV AL,20H

OUT 00H,AL

POP AX

IRET

CODE ENDS

END START

7. 8255の拡張I/Oボードの製作

計算機のインターフェース、特に周辺LSIに関して理解を深めるには、I/O拡張ボードを設計・製作し、それを使って実際に動作させると非常にわかりやすい。このために、この節では8255を搭載したパソコン用のI/O拡張ボードの設計・製作をおこなうことにする。

I/O拡張ボード基板の設計・製作には、使用するパソコンから引き出されているバスの信号名、信号線ピン数、コネクタの形状などを知る必要がある。これは使用するパソコンのユーザーズマニュアルなど参考にして拡張用I/Oの仕様を調べて、それに合わせて設計する。さらにユーザに開放されているI/Oアドレスも重要となるのでこれも調べておく必要がある。

なお、製作する場合には、対象とするパソコンを指定する必要がある。そこでNECのPC-9801とPC-8801シリーズを取り上げ、具体的な説明を順次加える。

7.1 PC9801/PC-8801の拡張スロットバス

表16にPC-8801シリーズの拡張I/Oスロットバスインターフェースを示す。これはPC-8001のI/OユニットPC-8012が基本になっている(異なる部分も少しある)。

- ① コネクタはサイドA(32ピン)とサイドB(32ピン)のカードエッジになっている。
- ② Z-80 MPUバスが加工されている部分があるので注意が必要。 $\cdots \overline{IOW}, \overline{IOR}, \overline{INT\ n}$ ($n:0\sim7$)
- ③ $\overline{INT\ n}$: 割り込みコントローラが組み込まれている。ユーザは別にこの部分のハードウェアを作る必要がない。但し、MPUのINT入力には直接割り込みがかけられないので拡張はできない。
- ④ ユーザに解放されている部分(システムで使用していない部分)は3レベルである。
 - ◇この3つを外部コネクタCN3に引き出して使うようにした。
 - ◇PC-8801はMPUの割り込み要求のINTがサイドBの5番ピンに引き出されている。
 - ◇8801MKIIからはINT入力が直接拡張バスに引き出されていない。割り込み以外は共通である。

表16(a)

| PC-8801 1/0スロットバスのピン | | | | |
|----------------------|---------------|---------------|---------------|---------------|
| | バス1,2 | | バス3,4 | |
| 端子番号 | 信号名 (サイドA) | 信号名 (サイドB) | 信号名 (サイドA) | 信号名 (サイドB) |
| 1 | GND | GND | | |
| 2 | GND | GND | | |
| 3 | +5V | +5V | | |
| 4 | +5V | +5V | | |
| 5 | AB0 | | | |
| 6 | AB1 | | | |
| 7 | AB2 | MWAIT | | |
| 8 | AB3 | INT 4 | | |
| 9 | AB4 | INT 3 | | |
| 10 | AB5 | INT 2 | | |
| 11 | AB6 | FDINT 1 | | |
| 12 | AB7 | FDINT 2 | | |
| 13 | AB8 | DB0 | | |

表16(b)

| PC-8801 1/0スロットバスのピン | | | | |
|----------------------|-------------------|--------------------|---------------|---------------|
| | バス1,2 | | バス3,4 | |
| 端子番号 | 信号名 (サイドA) | 信号名 (サイドB) | 信号名 (サイドA) | 信号名 (サイドB) |
| 14 | AB9 | DB1 | | |
| 15 | AB10 | DB2 | | |
| 16 | AB11 | DB3 | | |
| 17 | AB12 | DB4 | | |
| 18 | AB13 | DB5 | | |
| 19 | AB14 | DB6 | | |
| 20 | AB15 | DB7 | | |
| 21 | \overline{RD} | \overline{MEMR} | | |
| 22 | \overline{WR} | POWER | | |
| 23 | \overline{MREQ} | \overline{IOW} | | |
| 24 | \overline{IORQ} | \overline{IOR} | | |
| 25 | MI | \overline{MEMW} | | |
| 26 | RAS0 | \overline{DMATC} | | |

* バス3,4 空白部分はバス1,2と同じ

表16(c)

| PC-8801 I/O スロットバスのピン | | | | |
|-----------------------|---------------|---------------|---------------|---------------|
| | バス1,2 | | バス3,4 | |
| 端子番号 | 信号名 (サイトA) | 信号名 (サイトB) | 信号名 (サイトA) | 信号名 (サイトB) |
| 27 | RAST | FDRDY | | |
| 28 | RFSH | DRQ 1 | | DRQ 2 |
| 29 | MUX | DACK1 | | DACK2 |
| 30 | WE | 4CLK | | |
| 31 | ROMKIL | NMI | | |
| 32 | RESET | WAITRQ | | |
| 33 | SCLK | +12V | | |
| 34 | CLK | -12V | | |
| 35 | V1 } 1A | V1 } 1A | V3 } 1A | V3 } 1A |
| 36 | V2 } | V2 } | V4 } | V4 } |

* バス3,4 空白部分はバス1,2と同じ

表17(a)

| PC-9801 I/O スロットバスのピン | | |
|-----------------------|---------------|---------------|
| 端子番号 | 信号名 (サイトA) | 信号名 (サイトB) |
| 1 | GND | GND |
| 2 | V1 | V1 |
| 3 | V2 | V2 |
| 4 | AB001 | DB001 |
| 5 | AB011 | DB011 |
| 6 | AB021 | DB021 |
| 7 | AB031 | DB031 |
| 8 | AB041 | DB041 |
| 9 | AB051 | DB051 |
| 10 | AB061 | DB061 |

表17(b)

| PC-9801 I/O スロットバスのピン | | |
|-----------------------|---------------|---------------|
| 端子番号 | 信号名 (サイトA) | 信号名 (サイトB) |
| 11 | GND | GND |
| 12 | AB071 | DB071 |
| 13 | AB081 | DB081 |
| 14 | AB091 | DB091 |
| 15 | AB101 | DB101 |
| 16 | AB111 | DB111 |
| 17 | AB121 | DB121 |
| 18 | AB131 | DB131 |
| 19 | AB141 | DB141 |
| 20 | AB151 | DB151 |

表17(c)

| PC-9801 I/O スロットバスのピン | | |
|-----------------------|---------------|-------------------|
| 端子番号 | 信号名 (サイトA) | 信号名 (サイトB) |
| 21 | GND | GND |
| 22 | AB161 | +12V |
| 23 | AB171 | +12V |
| 24 | AB181 | IR31 |
| 25 | AB191 | IR51 |
| 26 | AB201 | IR61 |
| 27 | AB211 | IR91 |
| 28 | AB221 | IR101/IR111(INT4) |
| 29 | AB231 | IR121 (INT5) |
| 30 | INT0 | IR131 (INT6) |

表17(d)

| PC-9801 I/O スロットバスのピン | | |
|-----------------------|---------------|-----------------|
| 端子番号 | 信号名 (サイトA) | 信号名 (サイトB) |
| 31 | GND | GND |
| 32 | IOCHKO | -12V |
| 33 | IORO | -12V |
| 34 | IOWO | RESET0 |
| 35 | MRC0 | DACK00 |
| 36 | MWCO | DACK30/DACK20 |
| 37 | S00(INTAO | DRQ00 |
| 38 | S10(NOWAITO | RQ30/DRQ20 |
| 39 | S20(SALE1 | WORD0 |
| 40 | LOCK0(MACSO | CPKILLO(EXHRQ10 |

表17(e)

| PC-9801 I/O スロットバスのピン | | |
|-----------------------|---------------|-----------------|
| 端子番号 | 信号名 (サイトA) | 信号名 (サイトB) |
| 41 | GND | GND |
| 42 | CPUENB10 | RQQTO |
| 43 | RFSH 0 | DMATC0 |
| 44 | BHE 0 | NMIO |
| 45 | IORDY 1 | MWE0 |
| 46 | SCLK 1 | HLDA00(EXHLA20 |
| 47 | S18CLK 1 | HRQ00 (EXHRQ20 |
| 48 | POWER 0 | DMAHLDO(SBUSRQ1 |
| 49 | +5V | +5V |
| 50 | +5V | +5V |

(注) PC-9801VXの場合においてPC-9801VMと異なるところを()の中に示す。

表17(a)～(e)に、PC-9801 の拡張スロットバスのピン配置を示す。

表18に、PC-9801VMからRAのI/Oポートアドレスを示す。 $(XXD0)_{16} \sim (XnDF)_{16}$, $(xNE0)_{16} \sim (xNEF)_{16}$ は、ユーザに開放されている I/O アドレスである。これらを除いた全てはシステムで使用済みか予約されている。00E0～00ECは、N88-BASICのINP文使用時、キーボードのスキャンコードとして使用されるので注意が必要である。Xはできるだけデコードすること。新機種では、その一部がシステムに使われているものもある。マニュアルを参照すること。現在のところ 16ビットアドレスの下位の &HD0, &HD2, &HD4, &HD6, &HD8 を使うのが無難である。

表18 PC-9801 VMからRA, RXまでのI/Oポートアドレス
(ノーマルモード)

| | ポートアドレス | 装置名 |
|------|---|-------------------------------|
| | 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 | |
| | X X X X 0 0 X X 0 0 0 0 0 0 X A ₀ 0 | 割込みコントローラ(マスター) μPD71059C |
| | X X X X 0 0 X X 0 0 0 0 0 1 X A ₀ 0 | 割込みコントローラ(スレーブ) μPD71059C |
| | X X X X 0 0 X X 0 0 0 A ₃ A ₂ A ₁ A ₀ 1 | DMAコントローラ μPD8237A-5 |
| | X X X X 0 0 X X 0 0 1 0 X X X 0 | カレンダ・時計 μPD4990A |
| | X X X X 0 0 X X 0 0 1 0 X A ₁ A ₀ 1 | DMAバッファ 8237 |
| | X X X X 0 0 X X 0 0 1 1 X X A ₀ 0 | RS-232Cインターフェース μPD8251A |
| | X X X X 0 0 X X 0 0 1 1 X A ₁ A ₀ 1 | システムポート μPD8255A-5 |
| | X X X X 0 1 X X 0 0 1 1 1 A ₁ A ₀ 1 | 予約 |
| | X X X X 0 0 X X 0 1 0 0 X A ₁ A ₀ 0 | プリンタインターフェース(セントロ) μPD8255A-5 |
| | X X X X 0 0 X X 0 1 0 0 X X A ₀ 1 | キーボードインターフェース μPD8251A |
| | X X X X 0 0 X X 0 1 0 1 X X A ₀ 0 | NMIコントロール |
| | X X X X 0 0 X X 0 1 1 0 A ₂ A ₁ A ₀ 0 | CRTコントローラ(テキスト) μPD7220A |
| | X X X X 0 0 X X 0 1 1 0 X X X 1 | 予約 |
| | X X X X 0 0 X X 0 1 1 1 A ₂ A ₁ A ₀ 0 | CRTコントローラ |
| | X X X X 0 0 X X 0 1 1 1 X A ₁ A ₀ 1 | タイマコントローラ μPD8253-5 |
| | X X X X X X X 1 0 0 0 0 0 A ₀ 0 | 5インチ固定ディスクインターフェース |
| | X X X X 0 0 X X 1 0 0 0 0 0 1 A ₀ 0 | |
| | X X X X X X X 1 1 0 0 0 1 A ₁ A ₀ 0 | サウンドポート YM2203 |
| | X X X X 0 0 X X 1 0 0 0 0 1 A ₁ A ₀ 1 | BRANCH 4670 |
| | X X X X X X X X 1 0 0 0 0 1 A ₁ A ₀ 1 | ネットワークインターフェースポート |
| | X X X X X X X X 1 0 0 0 1 X A ₁ A ₀ 0 | 1MBフロッピーディスクコントローラ μPD765A |
| | X X X X X X X X 1 0 0 1 0 A ₁ A ₀ 1 | CMTインターフェース μPD8251A |
| | X X X X X X X X 1 0 0 1 1 0 A ₀ 1 | GP-IBスイッチ 7210 |
| | X X X X X X X X 1 0 0 1 1 1 0 1 | 予約 |
| | X X X X 0 0 0 0 1 0 0 1 1 1 1 1 | 68000ポート |
| | X X X X 0 A ₃ X X 1 0 1 0 A ₂ A ₁ A ₀ 0 | CRTコントローラ(グラフ) μPD7220A |
| | X X X X 0 1 X X 1 0 1 0 A ₂ A ₁ A ₀ 0 | EGC拡張アドレス |
| | X X X X 0 0 X X 1 0 1 0 A ₂ A ₁ A ₀ 1 | 文字パターンROM |
| | X X X X X X X X 1 0 1 1 A ₃ A ₂ A ₁ A ₀ | 通信制御アダプタ 7201 |
| | X X X X X X X X 1 0 1 1 A ₃ A ₂ A ₁ A ₀ | RS-232C拡張インターフェース 8251 |
| | X X X X 0 0 X X 1 0 1 1 1 1 1 0 | 1MB/640KB切換インターフェース |
| | X X X X X X X X 1 1 0 0 1 A ₁ A ₀ 0 | 640KBフロッピーディスクコントローラ μPD765A |
| 00D0 | X X X X X X X X 1 1 0 0 A ₂ A ₁ A ₀ 1 | GP-IB μPD7210 |
| | X X X X X X X X 1 1 0 1 X X X 0 | 未使用 |
| | 0 1 1 1 1 1 1 1 1 1 0 1 1 A ₁ A ₀ 1 | マウスインターフェース μPD8255A-5 |
| 00ED | X X X X X X X X 1 1 1 0 1 1 1 X 1 | 未使用 |
| | 0 0 1 1 1 1 1 1 1 1 0 1 1 A ₀ 1 1 | タイマコントローラ μPD8253-5 |
| | 1 0 1 1 1 1 1 1 1 1 0 1 1 0 1 1 | マウス割込み間隔時間設定 |
| | X X X X 0 0 X X 1 1 1 1 0 A ₁ A ₀ 0 | CPU |
| 00F1 | X X X X X X X X 1 1 1 1 0 X X 1 | 未使用 |
| | X X X X 0 0 X X 1 1 1 1 A ₂ A ₁ A ₀ | 数値演算プロセッサNDP 80287 |

7.2 周辺ICをMPUに接続する方法

図28に8255をZ-80 MPUに接続する例を示す。基本的には8255と同名の信号どうしを接続すればよい。8255はZ-80 MPUのファミリではないので一部に異なるところがある。




図28 Z80 MPUと8255の接続




図29 パソコンに周辺ICを接続する方法

7.3 パソコンの拡張I/Oスロットに接続

パソコンの拡張I/Oスロットバスに接続するにはユーザに開放されているI/Oアドレスを考慮して接続すればよい(図29, 表18)。

PC-9801拡張スロットバスと8255を結ぶ。結線においては、AC特性とDC特性および8255のアドレスに関して考慮する必要がある。

| PC-9801の電源容量 (全スロット合計) | |
|---------------------------|------|
| DC | A |
| + 5V | 2.5 |
| +12V | 0.3 |
| -12V | 0.35 |

①AC特性について

AC特性はMPUのスピードと8255のスピードを合わせるのに必要であるが専門的な知識が必要なので省略する。

②DC特性について

DC特性に関してはI/Oボードからパソコン本体をドライブするときの最小出力電流の値はLレベルで12mA, Hレベルで2.5mA, となっている。8255のデータバスの出力電流はLレベルで2.5mA, Hレベルで0.4mAしかない。一般的には8255を直接に接続せず、バスドライバを使用する。しかし、図28のように8255を1個程度搭載するのであれば電流はそれ程流れないのでバスバッファを省略しても十分動作する。


③リセットの接続方法

MPUからのリセット出力は負論理(Lアクティブ)であり、8255のリセット入力はHアクティブであるのでインバータを介して8255のリセット入力に接続する。

④アドレスデコード回路

8255のアドレスを決めるアドレスデコード回路の設計に関して、I/Oボードのアドレス指定にはメモリマップドI/O方式とI/OマップドI/O方式がある。80系のMPUでは一般にI/OマップドI/O方式を採用している。8086MPU(80286MPU)では、I/Oのアドレス指定には8ビットまたは16ビットを用いている。

◇ 8ビットMPUを例にして簡単な図解で説明する。



- ・メモリとI/Oポートを分ける。
- メモリ：16ビットでアドレス， I/O：8ビットでアドレス
- ・I/OとのアクセスはIN, OUT命令で行う。

8086MPUでは、アドレスバスは20ビット、メモリは20ビットでアドレス、I/Oは16ビットまたは8ビットでアドレス。

I/Oを16ビットでアドレスする場合

IN Acc, DX
OUT DX, Acc

DX : I/Oポートのアドレスを入れておく。

I/Oを8ビットでアドレスする場合



IN Acc, Port
OUT port, Acc

Acc: AX または AL, Port:8ビット固定アドレス

| 端子番号 | A42 | A12 | A10 | A9 | A8 | A7 | A6 | A5 | A4 | |
|---------|-------------------|-------|-------|-------|-------|-------|--------|-------|----------|-------------|
| MPUバス名 | CPUENB | AB071 | AB061 | AB051 | AB041 | AB031 | AB021 | AB011 | AB001 | 8255ポートアドレス |
| 74LS138 | G2 | G1 | C | B | A | | A1 | A0 | | |
| | (74LS138のY5に0が出力) | | | | | | (8255) | | | |
| バス信号 | 0 | 1 | 1 | 0 | 1 | 0 | 0 | 0 | ポートA | D0H |
| 出力論理 | 0 | 1 | 1 | 0 | 1 | 0 | 0 | 1 | ポートB | D2H |
| | 0 | 1 | 1 | 0 | 1 | 0 | 1 | 0 | ポートC | D4H |
| | 0 | 1 | 1 | 0 | 1 | 0 | 1 | 1 | コマンドレジスタ | D6H |

(注) AB001を"1"とすると8255のチップセレクトCSは"1"になりアクセスされない。

◇ 16ビットI/Oアドレスデコーダ




| Y5の出力 | AB031 | AB021 | AB011 | AB001 | BHE0 | 8255アドレス (ワードアクセス) |
|---------|-------|-------|-------|-------|------|-----------------------|
| 1 1 0 1 | 0 | 0 | 0 | 0 | 0 | D0H |
| 1 1 0 1 | 0 | 0 | 1 | 0 | 0 | D2H |
| 1 1 0 1 | 0 | 1 | 0 | 0 | 0 | D4H |
| 1 1 0 1 | 0 | 1 | 1 | 0 | 0 | D6H |

AB001 = 1 のとき、偶数アドレスの8255は非アクセス
BHE0 = 1 のとき、奇数アドレスの8255は非アクセス

アドレスデコードの出力を8255のCS端子に加える(接続)。
RD, WRの端子はIOR0とIOW0からの信号を加える(接続)。

7.3.1 PC-9801拡張I/Oボード回路（8ビットデコード）



8255アドレス ポートA DOH, ポートB D2H, ポートC D4H, コマンド D6H

図30a PC-9801用8255ボード(1/2)




図30b PC-9801用8255ボード(2/2)

| 8255 I/Oボードの部品表 | | | | | | |
|-----------------|----------|------------|--------------------|------------|-----------------|-----|
| プリント基板 | サンワヤト | MCC-193 | 1枚 | LSI | 8255AC-2 | 1個 |
| コネクタ | YAMAICHI | FAP30-07#2 | 1個 | TTL | 74LS138 | 1個 |
| | YAMAICHI | FAP16-07#2 | 1個 | | 74LS14 | 1個 |
| ICソケット | 40P | | 1個 | | 74LS32 | 1個 |
| | 16P | | 3個 | ケミコン | 3.3μF/10V | 1個 |
| | 14P | | 2個 | セラミックコンデンサ | 0.1μF | 1個 |
| 錫メッキ線 | 0.5φ, | ビニール線(耐熱) | PVC | 7/0.12 | 外径0.8mm, はんだ 1φ | 60% |
| 接続ケーブル: | 30芯 | スターレ | (30Pコネクタ付フラットケーブル) | 50cm | | |
| 接続ケーブル: | 16芯 | スターレ | (16Pコネクタ付フラットケーブル) | 50cm | | |

配線の順序 ① GNDまわりの配線, ② +5V(Vcc)まわり配線
 ③ 入力側の配線, ④ 出力側の配線

【注意】

- ・TTL ICは、一般に回路図上ではV_{cc}とGND線は省略されている。しかし、実際に回路製作するに際にはTTLのV_{cc}、GND線の配線を行わなければならない。
- ・配線が終了したら、誤配線、ランド間の短絡、未配線がないか、テスターのΩ計を使って導通テストを行う。
- ・V_{cc}とGND間の導通を調べる。導通が無限大になつていればOKである。

7. 3. 2 PC-9801拡張I/Oボード回路(16ビットデコード)

16ビットデータを入出力できるI/Oボードの作り方を説明し、図33に回路例を示す。なお、16ビットデータの入出力をおこなうようにするため8255を2個使用した。

(1) アドレスデコーダ

アドレスが16ビットであってもアドレスを8ビットでデコードしてよい。

8086のアセンブリ言語には、アドレスを8ビットで指定する命令と、16ビットで指定する命令があるが、N88-日本語BASICでは8ビットで指定する命令しか用意されていない。このため上位8ビットは自由にアドレスを設定できるようにする。このため、74LS688(エクスクルシブ・オア)と8ビットのディップスイッチの組み合わせて、アドレスバスの上位8ビットの任意のアドレスをデコードできるようにした。このデコードの出力を下位アドレスデコーダである74LS138のG2端子に入力する。

図31のディップスイッチをすべてONになるとQ1～Q8の入力がLレベルになる。PC9801の拡張I/OのAB081～AB151がすべて0のときP1～P8がLレベルとなり、エクスクルシブ・オアの動作を比較するビットが同じ場合(1と1, 0と0)には出力は0となり、74LS138はアクティブになる。

8086MPUの命令でI/Oのアドレスを8ビットで指定する命令を使用した場合、上位8ビットの出力はすべて0となるので8ビットで指定する命令がそのまま使える。

下位8ビットと2個の8255のCS信号を作り出す回路は、既に7.3節の④において図解をまじえて説明したものと同じものでよい。2個の8255は、偶数アドレスと奇数アドレスに配置する。

8255のアドレスは、図31中に記したようになる(参考:メモリの場合も同様である)。

16ビットデータを扱うには(ワード・アクセス)、I/Oポートの基底アドレスを偶数にする必要がある。奇数からおこなうと、16ビットMPUと言えども2回のアクセスが必要となる。




図31 上位8ビットのデコード方法

(2) アドレス、コントロールバスバッファ(74LS244)

- リセット信号: PC9801の拡張I/Oバスから負論理で出ている。8255のRESETはHでアクティブになるのでPC-9801の拡張I/OバスのRESET端子と8255のRESET端子の間にインバータを入れて接続する。
- アドレスバスのビット0(AB011)と1(AB021)およびIOR0とIOW0は74LS244のバスバッファを介して8255のA0とA1, RDとWRに接続する(バッファなしでも動作可能)。
- 74LS244にはゲートコントロール入力があるので1ピンと19ピンをLレベルにしないとハイインピーダンス状態になって動作しなくなるので1ピンをGNDに接続する。

(3) データバスバッファ(74LS245)

- 8255 のドライブ能力は、拡張スロットバスをドライブするには不十分である。このためデータバスには双方向性のバスドライバを入れる必要がある(ドライバなしでも動作は可能)。
- データバスバッファのドライバとして 74LS245 を用いる。74LS245 は方向制御用の DIR 端子とゲート制御の G(また \bar{G})端子を持っている(4. 2 の図 6 と 8 参照)。DIR 端子が H レベルで A 端子から B 端子のゲートが ON し、L レベルで B 端子から A 端子のゲートが ON する。よって、IORO の信号を DIR に加えようとする。 \bar{G} 端子は H レベルでハイインピーダンスとなる(74LS244 の動作と同様である)。データバスが衝突しないようにするために 8255 のアドレスが出力されている時だけ L レベルの信号を加える。

(4) 8255 の各ポート(ペリフェラル部)

- 8255 には 8 ビットのポート A、ポート B、ポート C がある。2 基搭載するので 合計 48 ビットとなる。
+5V と GND を引き出すので、最小で 50 ピンのコネクタが必要である。8255 の使い勝手をよくするために各ポートに GND を取る。このため 60 ピンのコネクタを用いた。
- 対雑音特性の向上のために全ビットを $33\text{ k}\Omega$ の抵抗で ブルアップする。

(5) 16 ビット I/O ボードの部品と I/O ボード部品配置図

| 部品名 | 数量 | 部品名 | 数量 | 部品名 | 数量 |
|--|----|------------------------------------|----|-------------------------------------|----|
| 基板 サンワヤマMCC-156 | 1 | LSI 82C55AP-2 | 2 | 抵抗アレイ $33\text{ k}\Omega \times 4$ | 4 |
| コネクタ YAMAICHI FAP16-07 #2 | 1 | TTL 74LS688 | 1 | 抵抗アレイ $3.3\text{ k}\Omega \times 4$ | 4 |
| // ヒロセ 3BB-60PA-DS | 1 | // 74LS138 | 1 | 抵抗 $1/4\text{W} 33\text{ k}\Omega$ | 6 |
| ICソケット 40P | 2 | // 74LS245 | 2 | セラミックコンデンサ $0.1\mu\text{F}$ | 5 |
| // 20P | 4 | // 74LS244 | 1 | 電解コンデンサ $33\mu\text{F}/10\text{V}$ | 1 |
| // 16P | 4 | // 74LS04 | 1 | 8bit DIP SW | 1 |
| // 14P | 2 | 抵抗アレイ $33\text{ k}\Omega \times 8$ | 7 | 配線材 0.5φ錫メッキ線 | |
| 配線材 PVC 7/0.12 外径0.8mm (黒、白、赤、青、黄、緑、紫など) | | | | | |
| 接続ケーブル 60芯スタレ(両端に60ピンのコネクタ付) 50cm | | | | | |




図 32. 16 ビット I/O ボード部品配置





図33a 16ビットデコーダのPC-9801拡張ボード(8255 2基搭載) 1/2



| | | | |
|----------|-------|----------|-------|
| ポートA(下位) | XXD0H | ポートC(下位) | XXD4H |
| ポートA(上位) | XXD1H | ポートC(上位) | XXD5H |
| ポートB(下位) | XXD2H | CWR (下位) | XXD6H |
| ポートB(上位) | XXD3H | CWR (上位) | XXD7H |

- 注・ハンダ付け、なるだけ分散させる
・配線の済んだ部分は回路図に色を
付けるようにする。
・ハンダ付けのムラやショートが
ないか検査する。
・テスターで導通チェックをし、誤
配線や配線もれがないかチェック
・VCCとGNDラインの配線もれやショ
ートには注意して検査する。
・+5V電源を接続し、+5Vを加えて、
ICソケットのVCCピンに+5Vが加わって
いるかチェックする。
・以上がOKならばICを挿入する。

図33b 16ビットデコーダのPC-9801
拡張ボード(8255 2基搭載) 2/2

7.3.3 実験ボード

8255の使い方、入出力プログラムの実際を習得するための実験ボードを製作する。実験ボードは、出力データを確認するLEDと、0, 1のデータを作り出すトグルスイッチ、さらに割り込み実験用の入力部からなる。ポートAは、トグルスイッチから入力データを加える。ポートBとポートCは出力データでLEDを点灯させる。8ビット用と16ビット用の回路図を図28と図29に示す。入力用のトグルスイッチとコネクタの間に1KΩの抵抗を入れてあるのは、ポートAを出力ポートに指定してしまったとき、8255に過大電流が流れ込んで、これを破壊しないようにするためにある。4ビットのチャタレススイッチによる割り込み実験に用いる入出力用のスイッチ回路も組み込んである。割り込みの実験において、チャタリングが生じる場合に用いる入出力用のスイッチ回路も組み込んである。割り込みの実験において、チャタリングが生じると1回の割り込み要求のつもりでもチャタリングのために数回以上の割り込み要求をしたようになってしまってよろしくない。このためRS-FFを用いてチャタリングを防止するようにした。なお、割り込みの実験をしないのなら、この部分の回路を作る必要はない。






図34 8ビット用入出力実験ボードの回路



74LS540の20ピンはVCC、10ピンはGND、1ピンと19ピンはGNDへ、◎は3.3Kでフルアップ。
74LS279の16ピンはVCC、8ピンはGND

| | | | | | |
|---------|-----------------------|----|--------|----------|----|
| 基板 | サンハヤト ICB-502H | 1 | 抵抗 | 1KΩ 1/4W | 16 |
| コネクタ | YAMAICHI FAP-16-07-#2 | 1 | ICソケット | 20P | 4 |
| // | ヒロセ 3BB-60PA-DS | 1 | // | 16P | 1 |
| LED | TLR-143 | 32 | TTL | 74LS540 | 4 |
| トグルスイッチ | ミヤMS-611 3P | 20 | // | 74LS279 | 1 |
| 抵抗アレイ | 330Ω *8 | 4 | | | |
| // | 3.3KΩ *8 | 1 | | | |

図35 16ビット入出力実験ボードの回路と必要部品




図36 16ビット実験ボード部品配置例

※ 定電圧電源を用いて VCC と GND 間に +5V を加える。+5V を加えると全ての LED が点灯する。点灯していないものがあれば誤配線か LED の極性を逆に取り付けたかである。LED が付いているコネクタのピンを GND におとす(短絡)と LED が消灯する。消灯しなければその部分の誤配線。スイッチが取っているコネクタの各ピンと GND の間をテスターでチェックする。トグルスイッチを ON した時(上側)に +5V, OFF 時(下側) 0V になればポートは完成。

7.3.4 I/O ボードの動作確認テストプログラム

<準備>

- ・パソコンの電源を切った状態で、8255I/Oポートを拡張ポートの#1スロットに差し込む。
- ・コネクタ付ケーブルを用いて8255I/Oボードと入出力実験ボードとを接続する。
- ・パソコンの電源を入れる。無事にパソコンが立ち上がればOKである。パソコンが立ち上がりず、画面が乱れたりしているときは、直ちにパソコンの電源を切り、製作したボードを点検する。
- ・パソコンが正常に立ち上がった場合は、次に例示したI/Oボードテストプログラムを入力し、これを実行する。
- ・実行すると、スイッチのON/OFFが入力され、そのままLEDに出力される。
- ・スイッチのデータが正しく表示され、対応したLEDが点灯すれば正常に動作している。

※ 使用言語：NECのN88-BASIC(86), MS-DOSver2.11/3.3, MASM(MS-DOS付属), TURBO C Ver 2.0。

(1) I/O ボード動作確認テストプログラム(16ビットコード、図33)

```

10 ' 8255 I/O TEST PROGRAM(16BITS)
20 ' 8255 ADDRESS
30 ' MODE 0
40 PA0=&HDO  <-> &HFFD0
50 PA1=PA0+1
60 PB0=PA0+2
70 PB1=PA0+3
80 PC0=PA0+4
90 PC1=PA0+5
100 CR0=PA0+6
110 CR1=PA0+7
120 CW=&H90 ' CONTROL WORD
130 OUT CR0,CW ' 8255 INITIALIAZ
140 OUT CR1,CW
150 '
160 CLS
170 D0=INP(PA0) ' DATA INPUT
180 LOCATE 30,12 :PRINT "LDATA=" ;D0
190 D1=INP(PA1)
200 LOCATE 30,10 :PRINT "HDATA=" ;D1
210 OUT PB0,D0 ' DATA OUTPUT
220 OUT PB1,D1
230 OUT PC0,D0
240 OUT PC1,D0 <-> D1
250 GOTO 170
260 END

```


(2) I/O ボード動作確認テストプログラム(8ビットコード、図24)

```

10 ' 8255 I/O TEST PROGRAM(8BITS)
20 ' 8255 ADDRESS
30 ' MODE 0
40 PA0=&HDO
50 PB0=PA0+2
60 PC0=PA0+4
70 CR0=PA0+6
80 CW=&H90 ' CONTROL WORD
90 OUT CR0,CW ' 8255 INITIALIZE
100 '
110 D0=INP(PA0) ' DATA INPUT
120 LOCATE 30,10:PRINT "SW DATA=" ;D0
130 OUT PB0,D0 ' DATA OUT
190 OUT PC0,D0 ' DATA OUT
200 GOTO 110
210 END

```

7. 3. 5 PC-9801拡張I/Oボード回路 (16ビットデコード)



C1=22μF, C2=0.1μF, C3=22μF
 ◎印: 10kΩ 1/4wでブルアップする。

PC-9801の拡張I/Oスロット用基板で
 作成する。

(1)

(2)

一般の基板で作成する。

ポートA:&HD0, ポートB:&HD2, ポートC:&HD4, CWレジスタ:&HD6

(1)と(2)は 20芯フラットケーブルで接続する。

図36 PC-9801拡張スロットバス用8255 I/Oボード

| (1) 拡張スロット用8255I/Oボードのアドレス | | | | |
|----------------------------|----|-------|------|-----------------------------|
| A1 | A0 | オフセット | 16進数 | ポート/レジスタ名 |
| 0 | 0 | 0 | 00H | ポートA |
| 0 | 1 | 2 | 01H | ポートB |
| 1 | 0 | 4 | 02H | ポートC |
| 1 | 1 | 6 | 03H | コントロールレジスタ |
| | | | | アドレス(PC-9801用として製作したポートの場合) |
| | | | | 10進数 BASIC的表現 C言語的表現 |
| | | | | 208 &HD0 OXD0+0*2=0XD0 |
| | | | | 210 &HD2 OXD0+1*2=0XD2 |
| | | | | 212 &HD4 OXD0+2*2=0XD4 |
| | | | | 214 &HD6 OXD0+3*2=0XD6 |

(2) C言語を用いる場合の手続き

① 予めカレントディレクトリに以下のヘッダファイルを作つて用いる。

PC-9801に内蔵されている
8255(プリンタ)を使う場合

```
PRINTER.h
#define STATUS 0x42
#define BUSYBIT 4
#define BUSY 0
#define COMMAND 0x46
#define STROBE0 0x0e
#define STROBE1 0x0f
#define PRDATA 0x40
```

| | |
|--------------------------|-------------------------|
| TNKIN.h | |
| #define PD8255 0xd0 | /* 8255 Base Address */ |
| #define PORTA PD8255+0*2 | /* porta */ |
| #define PORTB PD8255+1*2 | /* portb */ |
| #define PORTC PD8255+2*2 | /* portc */ |
| #define CWREG PD8255+3*2 | /* Control Register */ |

② 標準入出力関数

標準入出力関数を使う場合は、そのヘッダファイルを予めインクルードしておく。

outp(第1引数, 第2引数);

inp(引数);

第1引数：出力ポートアドレスを書く。

inp(PORTC);

第2引数：出力データを書く。

inp(AD);

MS-Cの標準入出力は conio.h

ターボCの標準入出力は dos.h

③ #include の後のファイル名について

"ファイル名" カレントディレクトリからファイルを読み込む。

<ファイル名> 環境変数INCLUDEで指定したディレクトリからファイルを読み込む。

(3) 動作確認テストプログラム

全てのポートを出力とすればコントロールワードは80Hとなる。全てのポートにLEDが接続されているならば入力モードのときには点灯し、出力モードのときには消灯する。


```
#include "TNKIN.h" /* ファイル TNKIN.h の取り込み */
#include <dos.h>
void main()
{
    out(CWREG, 0x80); /* 8255 の初期化 */
}
```

【実験】 C言語を用いて全ポート出力、各ポートへ同じデータを出力する。

```
#include "TNKIN.h"
#include <conio.h>
#include <dos.h>
main()
{
    int out_data;
    outp(CWREG, 0x80);
    out_data = 0;
    while((bdos(6, 0xff) & 0xff) == 0){
        outp(PORTA, ++out_data);
        outp(PORTB, out_data);
        outp(PORTC, out_data);
        timer(20000);
    } /* end of while */
} /* end of main */
timer(t)
unsibned t;
{
    for( ; t; --t);
}
```

【実験】N 88-BASIC(86)を使う場合

コントロールワードをOUT命令でCWレジスタ(アドレス&HD6)へ出力する。
ポートA入力、ポートBとCを出力………… OUT &HD6, &H90
8255のポートに接続した装置からPC-9801にデータを取り込む方法




```

110 ' メインルーチン
120 GOSUB 170 :初期設定
130 GOSUB 250 :コントロ-ワード
140 GOSUB 280 :入力チェック
150 GOSUB 320 :表示へ
160 GOTO 140
170 ' 初期設定
180 WIDTH 80,25:CONSOLE 0,25,0,1:COLOR 7,0,0,7
190 SCREEN 3:CLS 3:LOCATE 0,0
200 PRINT "*****スイッチ チェック *****"
210 LOCATE 20,4
220 PRINT "押しボタンスイッチの どれかを押して下さい"
230 LOCATE 0,7:PRINT STRING$(80,"-")
240 RETURN
250 ' コントロールワードセット
260 OUT &HD6,&H90
270 RETURN
280 ' 入力チェック
290 A=INP(&HD0):A=255-A
300 S3=A AND 8:S2=A AND 4:S1=A AND 2:S0=A AND 1
310 RETURN
320 ' 表示
330 COLOR 2
340 IF S3<>0 THEN LOCATE 28,12:PRINT "スイッチS3が ONです":GOTO 360
350 LOCATE 28,12:PRINT SPC(25)
360 COLOR 4
370 IF S2<>0 THEN LOCATE 28,14:PRINT "スイッチS2が ONです":GOTO 390
380 LOCATE 28,14:PRINT SPC(25)
390 COLOR 5
400 IF S1<>0 THEN LOCATE 28,16:PRINT "スイッチS1が ONです":GOTO 420
410 LOCATE 28,16:PRINT SPC(25)
420 COLOR 6
430 IF S0<>0 THEN LOCATE 28,18:PRINT "スイッチS0が ONです":GOTO 450
440 LOCATE 28,18:PRINT SPC(25)
450 RETURN

```

7. 3. 6 PC-9801拡張I/Oボード回路（16ビットデコード）



- 1) 8255への信号線は $10K\Omega 1/W$ でプルアップ(V_{cc} に接続)する。
- 2) 8255の各ポートは上位4ビットと下位4ビットに分け、それぞれに V_{cc} と GND を配する。
- 3) LS640はMPU側から8255側への動作となるようにLS340の1番ピンを V_{cc} に接続すること。

図38 8255を搭載した拡張スロット用ボード(PC-9801)

8 課題

- (1) 4節の課題1と課題2の回路を組んで実験を実施せよ。
- (2) 図30, 図33, 図37のどれか1つを製作せよ。
・図30を選択したときは図34を、図33を選択した場合は図35の入出力実験ボードも製作せよ。
- (3) 製作したI/Oボードを使って、指導書に例示してあるプログラムを参考にして動作実験をおこなえ。
- (4) マイコン実験で用いた入出力モジュールやステッピングモータ駆動回路あるいはA/D変換器を動作させよ。
- (5) 指導書に例示したプログラム例などを参考にし、製作したボードを用いて8255, 8253, 8259を使った簡単なプログラムを製作せよ。
- (6) 表1の周辺LSIを1つ取り上げて特徴を簡単に説明せよ。
- (7) 今回製作したボードのアドレスは D0 であった。これを D2, D4, D6, D8, B2, B4, B6, B8, C2, C4, C8, E2, E4, E8 から1つ選択し、回路図を変更せよ。
- (8) インターフェースについて考察と感想を加えよ。

9. 参考資料

- 1)栗山, 他 : PC-Techknow8800Vol.1, アスキ-出版(1982)
- 2)藤田, 他 : PC-Techknow9800Vol.1, アスキ-出版(1988)
- 3)アスキ-出版局テクニカル編、新版PC-9800シリーズ テクニカルデーターフォック(1990.4)
- 4)アスキ-出版局テクニカル編、PC-9800シリーズ テクニカルデーターフォック 製品情報編(1996.3)
- 5)アスキ-出版局テクニカル編、PC-9800シリーズ テクニカルデーターフォック BIOS・DEVICE編(1996.3)
- 6)アスキ-出版局テクニカル編、PC-9800シリーズ テクニカルデーターフォック Windows API編(1996.4)
- 7)NEC PC-8801 USER'S MANUAL, 日本電気(株)
- 8)NEC PC-9801 USER'S MANUAL, 日本電気(株)
- 9)CQ 出版 : '89 最新 TTL IC 規格表
- 10)Robert L.Hummel, 梶田浩一 訳:80x86/80x87 ファミリー・テクニカルハンドブック, 技術評論社(平成5年10月)
- 11)末松 : 制御用マイコン入門, オーム社(昭和58年)
- 12)大久保陽一 : 機械に知力をつける「制御用マイコン初步から応用まで」, 日刊工業新聞社(昭和60)
- 13)相原隆文 : 初歩のディジタル回路4 「Z-80 実用マイコン製作技術」, 技術評論社(昭和61年3月)
- 14)天良和男 : 知的実験ツールとしてのパソコン活用「ハード・ソフト・センサ技術」, 東京電機大学出版局(1991.1)

付録 製作上の心得

(1)組立順序

部品の組立は次のように行うのが原則的である。

①部品の位置を決定する。

- ・基板上に部品を並べて相互の関係、全体のバランスをとる。
- ・配線の関係を調べる。

②スイッチやボリューム等の取り付け穴をあける。

③抵抗を取り付ける。

④極性のない部品の取り付け方

基板に対して水平に配置する場合は；

表示が左から右に向くように取り付ける。

基板に対して垂直に配置する場合は；表示が下から上に向くように取り付ける。

⑤I Cソケットの取り付け

対角線のピンのみをハンダ付けし、全部のI Cソケットを取り付けたら、ソケットの向きや基板からの浮き上がり等がないことを確認した後で、全部のピンをハンダ付けする。

⑥コネクタの取り付け

⑦L E Dの取り付け

⑧スイッチの取り付け




⑨VccとGNDの配線

⑩ 全体の配線

(2)VccとGNDの配線方法

0. 5mmの錫メッキ線を使って、図のように配線する。

配線が交差することのないように部品配置や線の引き回しを考えること。どうしても交差する場合には、基板の表側に配線するか、あるいは絶縁チューブ（エンパイアチューブ）を被せるか、または被覆線を使う。



(3)一般の配線方法

回路図に従ってビニール被覆線で1本1本確実にハンダ付けをする
線の引き回しは、原則としてI Cソケット・ピンの上は避ける。


多少遠回りしてもよいから線は、原則として直角になるように配線すること。

1ヶ所にハンダ付けをするのは2本までとする。それ以上となる場合は2本になるように分割すること。

(4)コネクタの配線

コネクタのピン番号は裏と表で、左右が逆になる。勘違いしないように注意すること。

間違えないように配線するには、油性の極細ペンを使って、基板にピン番号を書いておくとよい。



8255ボードの有効利用のための入出力用コネクタボード
(図30または図33用)

