

EDA ツールを用いた論理回路設計

実験概要

本実験では、EDA ツール（Electronic Design Automation ツール、電子回路設計支援ソフトウェア）を用いたデジタル LSI の設計を行う。計算機上での LSI（Large Scale Integration）設計に加え、書き換え可能な論理素子である FPGA（Field Programmable Gate Array）を用いた回路の動作実験と、実験課題を通して、論理回路設計、シミュレーション、論理合成などの論理回路設計における各段階の基本的な技術を習得する。

実験スケジュール

本実験は全 2 週で、以下のようなスケジュールで行う。

第 1 週（予習：本指導書の 1 章，2 章，3 章，4 章）

ハードウェア記述言語の一つである Verilog HDL による簡単な組合せ回路の設計と、設計した回路の動作実験を行う。回路の動作実験では、FPGA を搭載した実験基板を用いて設計した回路を実際に動作させる。

- 実験 1（簡単な組合せ回路の設計と動作実験）
- 実験 2（加算を行う組合せ回路の設計）

第 2 週（予習：本指導書の 4 章，5 章，6 章）

Verilog HDL による組合せ回路と順序回路の記述，EDA ツールを用いた回路設計についての実験を行う。また，実験課題として，2 進化 10 進（BCD: Binary Coded Decimal）カウンタの設計，系列検出器（有限オートマトン）の設計を行う。

- 実験 3（加算を行う順序回路の設計）
- 実験課題 1（BCD カウンタの設計）
- 実験課題 2（系列検出回路の設計）

指導書の構成

1 章では、デジタル LSI の設計フローについて述べ、2 章では、Verilog HDL による回路記述について説明する。3 章では、本実験で用いる EDA ツールの使い方について、EDA ツールを用いた回路設計「基礎編」として説明する。4 章では、組合せ回路、順序回路の設計について、EDA ツールを用いた回路設計「中級編」として説明する。5 章では、第 2 週目に行う実験課題を示し、6 章では、レポートの内容と調査課題について説明する。7 章は、実験基板のピン配置ファイル、クロックの使い方、回路の記述例の付録である。

実験の進め方

実験は、2～3 人 1 組（各班 2 組で構成）で実施する。組ごとに、実験機器を共有しながら、全ての実験を進める。

実験課題目次

目次

1	はじめに	1
1.1	ハードウェア記述言語を用いたデジタル LSI 設計	1
1.2	ハードウェア記述言語	1
1.3	デジタル LSI の設計フロー	2
1.3.1	回路の動作記述	3
1.3.2	機能レベルシミュレーション	3
1.3.3	論理合成	3
1.3.4	ゲートレベルシミュレーション	3
1.3.5	レイアウト設計	4
1.3.6	レイアウト後のシミュレーション	4
1.3.7	FPGA を用いたプロトタイピング	4
2	Verilog HDL による回路動作記述の基礎	5
2.1	Verilog HDL 記述の基本構造	5
2.2	基本的な構文と意味	5
2.3	always ブロック	6
2.4	時間のモデル	7
2.5	順序回路の記述	7
2.6	状態機械	8
2.7	モジュールと階層設計	9
2.8	回路の動作環境の記述	9
3	EDA ツールを用いた回路設計「基礎編」	12
3.1	計算機と EDA ツールの環境設定	12
3.1.1	計算機と EDA ツール	12
3.1.2	EDA ツールの環境設定	12
3.2	Verilog HDL による回路記述	13
3.3	ModelSim による機能レベルシミュレーション	16
3.4	Quartus II によるコンパイル	18
3.4.1	準備	18
3.4.2	GUI によるコンパイル	18
3.4.3	CUI によるコンパイル	22
3.5	FPGA を用いた回路実現	22
3.5.1	DE2-115 ボード	22
3.5.2	ダウンロード	23
4	EDA ツールを用いた回路設計「中級編」	25
4.1	組合せ回路の設計	25
4.2	順序回路の設計	27
5	実験課題	29
6	実験レポートについて	31

7	その他	31
7.1	FPGA のピン配置の変更	31
7.2	Altera DE2-115 ボードのクロックの使い方	31
7.3	種々の回路の Verilog HDL 記述	32

作成者: 中村 一博, 高木 一義
改訂者: 大野 誠寛, 松原 豊
協力者: 安藤 友樹
最終更新日: 2017 年 8 月 25 日
第 4.03 版

1 はじめに

1.1 ハードウェア記述言語を用いたデジタル LSI 設計

現代の生活では、多種多様の電気・電子機器が身の回りに存在しており、それらの機器には LSI 回路が多数搭載されている。パソコンやゲーム機に搭載されている CPU、メモリ等のみならず、各種家庭電化製品、音声・画像機器においてもデジタル化が進み、制御、データ処理等の用途で LSI は不可欠なものとなってきている。また、LSI の高集積化、低消費電力化により、携帯情報端末なども実現可能になった。

このような状況は、近年の LSI の製造技術の進歩により、LSI に搭載できる回路の規模が増大し、高度で多様な機能を実現できるようになったため可能になった。LSI の製造技術とは、物性・デバイスの技術、微細加工技術である。しかし、回路が大規模で複雑になれば回路設計も複雑で困難なものとなる。製造技術とともに、どのような考え方で回路を構成するか、すなわち、LSI の設計技術の進歩もまた、必要不可欠なものである。

初期の LSI 回路設計では、レイアウトのマスクパターンを手で描いて設計が行われた。その後、レイアウトの自動化が可能になり、トランジスタレベルあるいは論理レベルの回路図を描いて回路を設計する手法がとられた。CAD (Computer Aided Design) システムの発達により、ソフトウェアによる回路図入力への支援や回路シミュレーションが可能となったが、回路が大規模になるに従って、このようなレベルで人間が考えて設計することは困難となる。現在実現可能な、数百万、数千万ゲート規模の回路を、人手で設計することはほぼ不可能であろう。

ソフトウェアの設計において、アセンブラでコードを書いていた時代から、高級言語による設計へと移り変わっていったのと同様に、ハードウェアの設計においても、より抽象度の高い設計入力へと移り変わっていったのは自然な流れである。すなわち、ハードウェア記述言語 (HDL: Hardware Description Language) を用いた設計フローへの変遷である。

ハードウェア記述言語は、回路の機能を、ソフトウェアのプログラムと同様、動作記述のレベルでプログラムテキストとして記述できる。ハードウェア記述言語は、ハードウェアの仕様記述のための言語としての機能を持っていた。即ち、ハードウェア記述言語で記述された仕様と、別に設計された回路との動作の比較を行い、期待された動作を確認する役割を持っていた。しかし、論理合成システムと呼ばれる、ハードウェア記述を自動的に回路記述に変換するシステムが実用化されたことにより、ハードウェア記述言語は、ハードウェアの設計記述としての役割を持つこととなった。論理合成システムは、ソフトウェアの高級言語におけるコンパイラと同様の役割を持つシステムであり、その発展は、大規模回路の設計期間短縮、設計生産性の向上に大きく寄与した。

特にデジタル回路の設計においては、ハードウェア記述言語による回路設計が現在の主流である。アナログ、高周波回路の設計においては、回路図あるいはレイアウト図を用いた設計が現在でも重要であるが、記述言語による設計フローも発展しつつある。今後は、オブジェクト指向型の設計技術、システムレベルの設計技術の発展が重要になると考えられる。

1.2 ハードウェア記述言語

現在では、HDL により論理回路をレジスタ転送レベル (RTL: Register Transfer Level) で記述し、設計を行うことが多くなっている。HDL はハードウェアの仕様を記述する言語であると同時に、設計を記述する言語でもある。広く普及している HDL としては、VHDL、Verilog HDL が挙げられる。

VHDL は、米国国防総省の VHSIC (Very High Speed Integrated Circuit) プロジェクトで、ハードウェアの記述言語 (VHDL: VHSIC Hardware Description Language) として採用されたものであり、HDL の一つの標準規格である。VHDL は Ada に似た構文を採用している。Verilog HDL は Cadence 社の論理シミュレータ Verilog XL 用の言語として普及してきた。Verilog HDL は C 言語の文法要素を多く採用している。VHDL は、IEEE Std-1076 (VHDL87) 及び Std-1164 (VHDL93) として早い時期から規格化されている。それに対して、Verilog HDL はシミュレーション用の言語として事実上の業界標準であったが、IEEE Std-1364 として改めて規格となった。

国内の設計システムとしては、NTT による、記述言語 SFL を用いた LSI 設計システム PARTHENON が挙げられる。PARTHENON と SFL は実際の LSI 設計の実績もあり、研究用、大学等での教育用としても広く使用されてきた。日本電子工業振興協会の LSI 設計用記述言語標準化委員会で策定された HDL である UDL/I は、処理系がフリーソフトウェアとして配布されており、シミュレーション及び合成ツールが入手可能である。

今後は、より上位のアルゴリズムレベルの記述が一般的になっていくと考えられる。現在では、C, C++, Java 等をベースにしたハードウェア設計記述や環境が研究され、すでに実用化されているものもある。

1.3 デジタル LSI の設計フロー

図 1 に LSI の設計フローと、用いられるツールを示す。設計の工程はいくつかの段階に分けられ、それぞれの設計段階でのハードウェアの表現が存在する。設計フローは、上位の設計段階での回路の表現を、下位での表現に等価変換していく工程である。




図 1: LSI の設計フロー

1.3.1 回路の動作記述

ハードウェア記述言語を用いて、回路の動作を記述する。データの値を保持する変数（レジスタ）と、それらの間の演算やデータ転送の流れと制御を、言語記述によって指定する。これらはそれぞれ記憶素子、組合せ回路として実現されることになる。このようなレベルでの設計は、レジスタ転送レベル（RTL: Register Transfer Level）設計、あるいは機能設計と呼ばれる。ソフトウェアと違い、書き方によっては論理合成が不可能な記述となるため、最終的なゲート回路の構造を意識して記述することが重要となる。

1.3.2 機能レベルシミュレーション

設計した回路が要求されている機能を満たしているかどうかを確認する。機能レベルでのシミュレーションを行うことにより、処理手順や論理の誤りを早期に発見することが可能となる。また、一般に、より上位の設計段階でのシミュレーションはより高速に行うことができるため、この点でも機能レベルでシミュレーションを行うメリットがある。また、回路を実際に動作させる入出力などの環境（テストベンチ）もハードウェア記述言語で記述することが可能であり、柔軟で汎用的なシミュレーション環境の構築が可能である。

1.3.3 論理合成

ハードウェア記述言語で記述した機能を、記憶素子や論理ゲート等の回路素子に置き換え、機能レベルの記述からゲートレベルの記述に変換する。出力であるゲートレベルの記述は、ネットリストと呼ばれる、論理回路図と等価なテキスト表現であり、実際のゲート等の部品間の接続を記述したものである。

論理合成システムでは、AND、OR、NOT、フリップフロップなどの基本素子（セル）は、あらかじめ設計されているものとして、これらを部品として使った回路を合成する。基本素子の面積、動作速度、消費電力などの設計情報を蓄えておくデータベースはセルライブラリと呼ばれる。LSI 製造のテクノロジー毎に異なるセルライブラリを用いることにより、各テクノロジーに対応した回路を合成できる。

論理合成においては、回路全体の面積、動作速度、消費電力などのパラメータが要求を満たすよう設計する必要がある。論理合成ツールによっては、設計者が、どのパラメータを優先して最適化するか、最適化の条件をきめ細かに指定できるものがある。最適化条件を変えて合成することにより、要求を満たす回路が実現可能かどうかを模索する工程が繰り返される。例えば、回路面積の上限を制約条件として、動作速度を最適化するなどの指定をするのが一般的である。ソフトウェアのコンパイルにおいても、性能を左右するコンパイルオプションをいくつか試すことは行われるが、ハードウェアの場合は、出力された回路の性能への要求がより明確であることが多いため、この過程はより重要となる。なお、本実験で使用する Quartus II による論理合成では、設計者が最適化条件を細かく指定することはできず、自動的に最適な回路を生成する。

1.3.4 ゲートレベルシミュレーション

セルライブラリに記述されている、各セルの機能、面積、動作速度、消費電力などの情報を用いて、合成されたゲートレベルの回路が正しく機能を実現しているかを確認する。配線に起因する回路遅延時間は、回路面積の見積りなどからおおよその配線長を見積ることにより推測される。

機能レベルでの記述が合成後の回路を意識して書かれていない場合、論理合成によって動作が変わってしまうことがあり得るので、ここでのチェックが必要となる。また、機能レベルでのシミュレーションに比べ、各セルの実現方法と接続関係がより明確であるため、回路の動作速度などの性能をより正確に見積もることができる。

1.3.5 レイアウト設計

LSI 上に実際に作成されるレイアウトのマスクパターンを生成する。レイアウトを設計入力とし、図形エディタ上で各素子を描画していくフルカスタム設計も行われているが、セルライブラリに記述されている基本素子のレイアウトと、ネットリストに記述されている素子の接続関係の情報から、回路全体のレイアウトを半自動的に生成するシステムが広く用いられるようになってきている。セルベースのレイアウト設計では、各素子の位置を決定する配置の段階と、素子間の結線の経路を決定する配線の段階の 2 段階で構成される。近年では、素子の動作速度に比べ、配線での信号遅延の割合が大きくなってきているため、レイアウトの品質は回路の品質を大きく左右する。

1.3.6 レイアウト後のシミュレーション

セルライブラリの情報に加え、レイアウトの情報から配線長などを抽出し、設計された回路の機能とタイミングを検証する。レイアウト設計により、素子の面積や配線長などが全て決まるので、素子遅延や配線遅延をここで初めて正確に算出することが可能になる。基本的にはゲートレベルシミュレーションと同様であるが、タイミングを含めてより正確なシミュレーションが可能である。また、より正確な評価のために、マスクパターンからトランジスタ回路を抽出し、トランジスタの動作モデルを用いてシミュレーションを行うことも多い。

1.3.7 FPGA を用いたプロトタイピング

レイアウト設計までで LSI の設計フローは完了するが、回路の動作検証、評価がシミュレーションだけでは不十分であったり、LSI の製造を待たずに周辺の回路と組み合わせた検証、評価をしたい、などの場合には、プロトタイプを作成して動作検証を行うことがある。このために、書き換え可能な論理素子である FPGA (Field Programmable Gate Array) が用いられる。

FPGA は、設計者がその場でプログラムすることが可能な論理素子であり、多くのものは機能の書き換えを何度も行うことができる。FPGA は、機能を書き換え可能な論理ブロックと、組み換え可能な論理ブロック間の配線から成る。FPGA 向けの回路設計では、LSI の設計と同様、ハードウェア記述言語やネットリストを入力とし、各社の FPGA それぞれに専用のマッピングツールを用いて回路が FPGA の構成データに変換される。

FPGA を用いたプロトタイピングでは、設計した LSI のタイミングなどの正確な評価はできないが、ソフトウェアによるシミュレーションに比べ、実機に近い環境でのより高速な動作評価が可能である。

2 Verilog HDL による回路動作記述の基礎

2.1 Verilog HDL 記述の基本構造

Verilog HDL の基本構造や構文要素は、C 言語に類似している。Verilog HDL 記述のファイル名は *.v とすることが多い。ツールによってはこれは必須で、更にモジュール名とファイル名を一致させる必要があるものもある。

図 2 に、2 入力 1 出力のセレクト回路の Verilog HDL 記述を示す。この回路は、セレクト入力 S1 が 0 か 1 かによって、データ入力 D0 あるいは D1 の値を Y に出力する。この記述を例に、Verilog HDL の基本構造を見ていく。

- “/* */” で囲んだ部分、及び、“//” から行末まではコメントである。
- Verilog HDL ではモジュールが一つの設計の単位になる。一つのモジュールの宣言は、module, endmodule で囲まれる。
- まずモジュール名 mux21 を定義し、ポート（入出力インタフェース）を（ ）内に記述する。続いて、各ポートの型（入力、出力、ビット数）を宣言する。C 言語（ANSI 以前の K&R 風）の関数名、引数と同様である。
- この例にはないが、内部で用いる変数や内部で呼び出すモジュールもここで宣言する。
- 残りはモジュールの動作の本体の記述である。この例では、S1, D0, D1 のいずれかが変化した時に、Y への代入の右辺を計算し、Y へ代入している。代入文中の ~, &, | は論理演算子である。この例のような論理演算による単純な代入は組合せ論理回路の記述となる。

```
/*          *
 * mux21.v  *
 * 2-1 マルチプレクサ *
 * (2-1 セレクト回路) *
 *          */

module mux21 (S1, D0, D1, Y); // 入出力ポート
    input  S1, D0, D1;       // 入力 S1, D0, D1
    output Y;                // 出力 Y

    // Multiplexer body
    // Y = ((not S1) and D0) or (S1 and D1)
    assign Y = (~S1 & D0) // 出力ポートに対する
                | ( S1 & D1); // 代入は assign 文で行う
endmodule
```

図 2: 2-1 セレクト回路

2.2 基本的な構文と意味

Verilog HDL のデータの種類には、入出力ポートの他にレジスタとネットがある。レジスタは、reg、ネットは主に wire として宣言する。reg は記憶素子、wire は配線素子を表わすが、reg として宣言してもフリップフロップが生成されるとは限らない。

Verilog HDL では、input, output, inout, reg, wire などはデータ型と呼ばれる。データ型は、データの扱われ方を示すものであるが、データがとり得る値の型を厳密に区別したのではない。基本となる 1 ビットのデータは 0, 1, x, z の 4 値を持つ。x は不定, z はハイインピーダンスを表わす。多ビットのデータは、型名の直後に [3:0] のようにレンジを指定する。演算子は C 言語とほぼ同じのものが使える。多ビットのデータはビットベクトルであるとともに、符号なし整数として扱われる。例に示した論理演算の他に、図 3 に示すような演算がある。C 言語にない演算子としては、接続 ({a, b}) とリダクション (&a, |a など) が挙げられる。

演算子等	意味	使用例
&,	bitwise AND, OR	a & b
~	bitwise NOT	~a
^	bitwise XOR	a ^ b
{ }	ビット接続	{a, b}
&, , ^	全桁の AND, OR, XOR	&a は a[n] & a[n-1] & ... & a[0]
~&, ~	全桁の NAND, NOR	~&a は ~(a[n] & a[n-1] & ... & a[0])
+, -, *, /, %	算術演算	a + b
==, !=, ===	論理等価, 非等価演算	a == b
>, >=, <, <=, =	算術比較演算	a > b
? :	条件演算	(a>b) ? a : b
<<, >>	シフト演算	a << 2
[n:m]	部分ビット参照/代入	a[3:2] は {a[3], a[2]}
数字	10 進定数	0, 1, 29
n'bxx	n ビット 2 進定数	2'b01
n'hxx	n ビット 16 進定数	12'ha5a

図 3: Verilog HDL の演算子等

配列の宣言は、データ名の後に [0:255] などのように記述する。前述の、wire, reg などの型名の後に記述するレンジとは扱いが異なり、配列要素のビットを並べて整数として扱うことはできない。wire に対する代入は assign 文で行う。これは組合せ回路の記述となる。条件付き代入は、?: 演算子や、always 構造内での if, case, casex などの構文で記述できる。

2.3 always ブロック

Verilog HDL では、逐次的に解釈されるひとまとまりの機能を always ブロック構造の中に記述する。always ブロックの中では、if などの制御構造が記述できる。図 2 の Y への代入文を always ブロックで記述すると以下ようになる。

```
always @(S1 or D0 or D1) begin
    Y = (~S1 & D0) | (S1 & D1);
end
```

always の次に記述されている @() は、イベント制御と呼ばれる。() 内のイベント式には、変数名, posedge 変数名, あるいは negedge 変数名 といった表現を or でつないで列挙する。このリスト中の変数が変化した時にこの always ブロック内の文が起動される。

reg に対する代入は、always ブロックの中で行う。代入にはブロッキング代入 (=) とノンブロッキング代入 (<=) がある。ブロッキング代入では、値は左辺に即反映される。ノンブロッキング代入では、begin - end 内の右辺の評価が全て行われた後、全ての代入が同時

に実行される。記述の順序に依存しない意味を持つようにするため、reg に対する代入は全てノンブロッキング代入で書くのが望ましい。

代入が全て同時に反映されるということは、例えば、1 つの always 中に

```
Y <= X;  
Z <= Y;
```

という記述がある場合、Z に代入される Y の値は、上の行で X の値を代入される前の Y の値である。基本的には、1 つの reg を駆動する always ブロック (ドライバ) は、唯一である。つまり、1 つの reg に対して、複数の always ブロックで代入を行なうことはできない。

組合せ回路の出力は現在の入力値のみに依存して決まる。組合せ回路を always ブロックで記述する場合は、always 中で参照しているすべての変数をイベントリストに入れ、また、すべての条件を網羅して代入文を記述する必要がある。入力に変化しても代入が行われない場合があると、出力の値は変化しないことになるため過去の値を保持する必要があり、順序回路となってしまう。この点は誤りやすく、設計者の予期しない記憶素子が合成されてしまうことがあるので、十分に注意する必要がある。組合せ回路を記述していることを確実にするためには、データを wire で宣言し always を使わず assign 文で代入を行うとよいが、同じ条件の下で変化するデータがいくつかある場合には、always でまとめて代入するほうが全体の記述が簡潔になることが多い。

2.4 時間のモデル

ハードウェアの動作記述では並列に動作する回路を記述できるため、ソフトウェアのプログラミング言語と比較すると、時間の概念が特徴的である。

1 つのモジュール内に記述された複数の assign 文や always ブロックは、全て同時に動作する。また、前述のように、1 つの always ブロック内のノンブロッキング代入文は全て同時に値が反映される。assign Z = X & Y; という記述に対し、処理系は右辺の変数に値の変化 (イベント) があるかどうか調べ、もしあれば、 Δ 時間 (微小時間) 後の左辺の値を更新する。時刻 t のシグナル X の値を $X(t)$ と書くと、この式は $Z(t + \Delta) = X(t) \& Y(t)$ という意味になる。

2.5 順序回路の記述

前述のように、always 中の分岐の条件により代入が行われないことがあり得るデータは、以前の値を保持する必要があるため、記憶素子 (フリップフロップ、レジスタ) として扱われる。

特定のクロックシグナルの立ち上がり、あるいは立ち下がりのイベントによって全ての記憶素子が動作するように記述すれば、単相クロック完全同期式の順序回路の記述となる。つまり、完全な同期式順序回路であれば、全てのフリップフロップは reg で宣言し、値の更新は always @(posedge clock) という形のイベントで制御された構造中に記述すればよい。

次に、非同期リセット付きフリップフロップの例を説明する。記憶素子としてはリセット / プリセット付きのエッジトリガ式フリップフロップのモデルが用意されていることが多く、通常はクロックの他にリセットシグナルを記述する。複数のクロックがある記述、個々の記憶素子が他の論理のイベントで駆動される非同期回路の記述なども Verilog HDL としては正しいが、タイミングの検証を綿密に行う必要があること、また、デバイスによっては実現できない場合があること (FPGA など) に注意する必要がある。

図 4 に 2 ビットの同期カウンタ (00 → 01 → 10 → 11 → 00 …) の例を示す。2 ビットの記憶素子に対応するレジスタを r0, r1 とする。クロック clk, リセット reset, カウントアップするかどうかを指定する信号 i0 を入力として持つ。出力は y0, y1 で、内部状態をそのまま出力している。y0, y1 は出力ポートなので、代入文の右辺には使えない。

```

/*          *
 * counter2.v *
 * 2-bit カウンタ *
 *          */

/* reset == 0 のとき, カウンタの値をリセット *
 * i0 == 1 のとき, クロック信号 clk に同期してカウントアップ */

module counter2 (reset, clk, i0, y0, y1); // 入出力ポート
    input  reset, clk, i0;                // 入力
    output y0, y1;                        // 出力

    // 現在の値を記憶しておく flip-flop の宣言
    reg r0, r1;                          // flip-flop (1-bit レジスタ)

    // Counter body
    /* クロック, リセット信号に関係のない *
     * 信号線, 出力ポートへの代入 */
    assign y0 = r0;                       // 出力ポートに対する
    assign y1 = r1;                       // 代入は assign 文で行う

    /* クロックの立上り or リセット信号の立下がりイベント *
     * が発生したときに行う処理 *
     * flip-flop への代入 */
    always @(posedge clk or negedge reset) begin
        if (reset == 1'b0) begin
            // reset == 0 (binary, 桁数 1) のとき, カウンタのリセット
            r0 <= 1'b0; r1 <= 1'b0; // r0r1 = 00
        end else begin
            if (i0 == 1'b1) begin
                /* i0 == 1 (binary, 桁数 1) のとき, カウントアップ *
                 * r1r0 = 00 → 01 → 10 → 11 → 00 → ... */
                r0 <= ~r0; // r0 = not r0
                // r1 = ((not r0) and r1) or (r0 and (not r1))
                r1 <= ((~r0) & r1) | (r0 & (~r1));
            end
        end
    end
endmodule

```

図 4: 2 ビット同期カウンタ

この例は、典型的な非同期リセット付き、立ち上がりエッジ同期の順序回路の記述である。Verilog HDL の文法上は同じ意味を持つ書き方が他にも考えられるが、あまり凝った書き方をすると処理できない場合があるので、基本的にはこの枠組での記述、あるいは必要に応じてクロック、リセットの論理を逆にした記述が推奨される。

2.6 状態機械

図 4 の 2 ビットカウンタでは、次状態関数を直接記述したが、有限オートマトンの状態遷移を状態名で記述し、次状態関数の生成を自動的に行なわせることもできる。

図 5 に 4 状態カウンタの例を示す。ここでは `st0`, `st1`, `st2`, `st3` を 2 ビット定数として定義し、変数 `st` に対する代入で状態遷移を表している。

状態毎の動作を書くには `case` 文が便利である。状態を表わす変数を条件として用い、遷移はこの変数への代入として明示的に記述する。出力は `?:` を用いた条件付き代入文で記述しており、この部分は `st` の変化で起動される組合せ回路となる。前述のように、複数の `always` ブロックや `assign` 文を記述した場合、各構造は並列に動作する。データへの参照はどの文からでもできるが、1 つのデータへの代入は単一の `always` ブロックあるいは `assign` 文に限られる。

2.7 モジュールと階層設計

ある程度大規模な回路の設計では、まとまった機能単位で 1 つのモジュールを設計し上位のモジュールでそれを部品として用いるといった、階層設計を行うのが普通である。Verilog HDL では、`module` の呼び出しを用いて階層的な設計を記述する。

2 ビットカウンタを二つ用いた 4 ビットカウンタの記述例を図 6 に示す。図 4 の `counter2` を `counter2a`, `counter2b` として 2 つ使い、`counter2a` の出力が "11" になった時に `counter2b` をカウントアップする。

上位のモジュールでは、中で用いるモジュールを記述したファイルを `'include` で参照し、名前を付けて呼び出す。この際にこの部品の実体 `counter2a`, `counter2b` の結線関係を指定する。それぞれの値がポートの宣言順に割当てられる。

2.8 回路の動作環境の記述

回路の動作を確認するには、回路に入力を与えて出力を観測する必要がある。入力を与えるために、HDL シミュレータ固有のコマンドを用いる方法もあるが、回路をテストするための枠組、即ちテストベンチを HDL で記述して用意する方法が汎用性が高く一般的である。テストベンチは、設計された対象回路が本来組み込まれる環境をシミュレートするように記述する。つまり、適当な入力波形を発生し、モジュールとして呼び出した対象回路に入力する動作を記述すればよい。

図 7 に、前述の 2 ビットカウンタ `counter2` のためのテストベンチを示す。`counter2` を呼び出し、クロック等の入力が発生している。`reset`, `clk`, `i0` には、`"#"` で指定された時間の後に値が代入される。`always` 中の文は指定された時間毎に繰返し実行され、`initial` 中の文は 1 回だけ実行される。特に、`clk` は 10ns 毎に反転するため、20ns 周期のクロック波形が生成されることになる。

このテストベンチで用いた `#` による遅延時間量の記述は論理合成できないことに注意する。これらの記述はシミュレーション上は意味があるが、遅延時間を指定できるデバイスは存在せず、また、論理合成の段階での回路の遅延は合成系に与える制約条件に従って最適化されるパラメータの一つなので、回路の記述としては意味がない。

```

/*          *
 * counter2st.v          *
 * 状態変数を用いた    *
 * 2-bit カウンタ      *
 *          */

/* reset == 0 のとき, カウンタの値をリセット          *
 * i0 == 1 のとき, クロック信号 clk に同期してカウントアップ */

// define を用いた状態割り当て
`define st0 2'b00
`define st1 2'b01
`define st2 2'b10
`define st3 2'b11

module counter2st (reset, clk, i0, y0, y1); // 入出力ポート
    input  reset, clk, i0; // 入力
    output y0, y1; // 出力

    // 現在の状態を記憶しておく 2-bit レジスタの宣言
    reg [1:0] st; // 2-bit レジスタ

    // Counter body
    /* クロックの立上り or リセット信号の立下がりイベント *
     * が発生したときに行う処理 *
     * flip-flop への代入 */
    always @(posedge clk or negedge reset) begin
        if (reset == 1'b0) begin
            // reset == 0 (binary, 桁数 1) のとき,
            // 状態変数に初期状態をセット
            st <= `st0;
        end else begin
            if (i0 == 1'b1) begin
                /* i0 == 1 (binary, 桁数 1) のとき, 状態遷移 *
                 * st = st0 → st1 → st2 → st3 → st0 → ... */
                case (st)
                    `st0: begin
                        st <= `st1;
                    end
                    `st1: begin
                        st <= `st2;
                    end
                    `st2: begin
                        st <= `st3;
                    end
                    `st3: begin
                        st <= `st0;
                    end
                endcase
            end
        end
    end // always @(posedge clk or negedge reset) begin

    /* クロック, リセット信号に関係のない *
     * 信号線, 出力ポートへの代入 */
    // 出力ポートに対する代入は assign 文で行う
    assign {y1, y0} = (st == `st0) ? 2'b00 : (
        (st == `st1) ? 2'b01 : (
            (st == `st2) ? 2'b10 : 2'b11));
endmodule

```

図 5: 状態変数を用いた順序回路の記述

```

/*                                     *
 * counter4.v                         *
 * counter2.v を用いた階層設計       *
 * による 4-bit カウンタ             *
 *                                     */

`include "counter2.v" // counter2.v の取り込み

module counter4 (reset, clk, i0, y); // 入出力ポート
    input  reset, clk, i0;           // 入力
    output [3:0] y;                  // 4-bit 出力

    wire counter2b_in;              // 1-bit 信号線

    // module counter2 (reset, clk, i0, y0, y1) の実体化
    counter2 counter2a(reset, clk, i0, y[0], y[1]);
    counter2 counter2b(reset, clk, counter2b_in, y[2], y[3]);

    // Counter body
    // wire に対する代入も assign 文で行う
    assign counter2b_in = y[0] & y[1];
endmodule

```

図 6: 階層設計による 4 ビットカウンタ

```

/*                                     *
 * test_counter2.v                   *
 * 2-bit カウンタのテストベンチ     *
 *                                     */

`timescale 1ns / 1ns // シミュレーションの単位時間 / 精度
// 1 ns = 1/1000000000 sec
`include "counter2.v" // counter2.v の取り込み

module test ; // テストベンチモジュール, 入出力ポート無し
    // counter2 の入力用 flip-flop(1-bit レジスタ) の宣言
    reg reset, clk, i0; // flip-flop

    // counter2 の出力用 wire(信号線) の宣言
    wire y0, y1; // 1-bit 信号線

    // module counter2 (reset, clk, i0, y0, y1) の実体化
    counter2 counter2a(reset, clk, i0, y0, y1);

    // 周期 20 単位時間のクロック信号の生成
    always begin
        // 10 単位時間毎に値が変化
        #10 clk = ~clk;
    end

    initial begin
        // reset, clk, i0 の初期値
        reset = 1; clk = 0; i0 = 0;

        #20 reset = 0; i0 = 0; // 20 単位時間 (20 ns) 後
        #20 reset = 1; i0 = 1; // 更に 20 単位時間 (20 ns) 後
        #80 $finish; // 更に 80 単位時間 (80 ns) 後, 終了
    end
endmodule

```

図 7: 2 ビットカウンタのテスト回路

3 EDA ツールを用いた回路設計「基礎編」

第 1 週目の実験では、簡単な組合せ回路の設計と回路の動作実験を行う。回路の動作実験では、FPGA を搭載した実験基板を使い、FPGA 上に設計した回路を実現する。ここでは、EDA ツールを用いた LSI 設計の設計フローの理解を目指す。

3.1 計算機と EDA ツールの環境設定

3.1.1 計算機と EDA ツール

ICE では、Cent OS version 6.4 (64ビット版) がインストールされた計算機を使用できる。本実験を実施するにあたって、この計算機には、以下のツールがインストールされている。

- シミュレータ ModelSim-ASE (Altera Starter Edition) (Altera 社)
- FPGA 用統合開発ソフトウェア Quartus II Web Edition version 13 (Altera 社)

シミュレータ ModelSim-ASE は、Altera 社のすべてのデバイス (MAX CPLD, Arria, Cyclone, Stratix シリーズ FPGA を含む) 向けのシミュレーションツールである。図 1 の FPGA 設計フローにおける、機能レベルシミュレーションとゲートレベルシミュレーションの両方で使用できる。商用の ModelSim-AE (Altera Edition) に比較して、10,000 ラインの制限、無償 (ライセンス不要) であること以外は違いはない。

FPGA 用統合開発ソフトウェア Quartus II Web Edition version 13 は、Altera 社の FPGA, SoC, および CPLD を用いた設計開発に必要な論理合成, レイアウト (配置配線), タイミング解析, FPGA マッピング等のさまざまな機能を備えた統合開発ソフトウェアである。図 1 の FPGA 設計フローにおける論理合成から FPGA マッピングまでサポートしている。Quartus II Web Edition は、Altera 社のウェブサイトからダウンロードして、無償で利用できる。

他にも、教育機関向けに特に安価でソフトウェアを提供しているベンダもある。また、現時点では市販のツールには及ばないものの、フリーソフトウェアとして開発が続けられているツール群もあり、今後が期待される。これらのツールは、実際に企業で使われているものと同じのものであり、企業での LSI 設計環境と同じものが教育機関で低コストで利用可能ということになる。今後のハードウェア設計, LSI 設計の教育環境の一層の普及が期待される。

本実験で使用する EDA ツールに関して何か変更が生じた時は下記の URL にその情報を掲載するので、実験中に案内があった際には参照すること。

<http://www.ice.nuie.nagoya-u.ac.jp/jikken/hard/j2hard-eda/index.html>

3.1.2 EDA ツールの環境設定

本実験で使用する Altera 社の EDA ツールを、ICE の Linux マシンで利用するための設定について述べる。EDA ツールは /pub1/jikken/eda3 以下にインストールされている。これらのツールを使用するには、下記のように、設定ファイル/pub1/jikken/eda3/cadsetup.csh.altera を読み込む必要がある。もしくは、設定ファイルの内容を参考に、コマンドのパス、環境変数を各自で設定しても構わない。

1. 端末で「ln -s /pub1/jikken/eda3/cadsetup.csh.altera ~/」と入力して、同ファイルのシンボリックリンクをホームディレクトリに作成する。

2. 「source ~/cadsetup.csh.altera」と入力して、設定を読み込む。source コマンドで読み込んだ設定ファイルの内容は、端末を終了すると無効になってしまうので、端末を立ち上げる度に source コマンドを実行して設定を読み込む必要がある。

3.2 Verilog HDL による回路記述

以下の手順にしたがって、Verilog HDL による回路記述とテストベンチを作成する。

1. 作業用ディレクトリの作成 回路のシミュレーションや論理合成等の処理では、数多くの中間ファイルが生成されるので、設計する回路ごとに作業用ディレクトリを作成する。端末で「mkdir モジュール名（ここでは、作成する回路のモジュール名 mux21 に合わせて、 mux21 とする）」を実行し、以降の作業は、このディレクトリ内で実行する。
2. セレクタ回路の記述 図 8 のセレクタ回路に対応する Verilog HDL 記述は、2.1 節の図 2 の通りである。2.1 節の Verilog HDL 記述の基本構造に関する説明を理解したのち、テキストエディタ（Emacs や vi 等好きなアプリケーションを使用して構わない）で、セレクタ回路の Verilog HDL 記述を作成する。ファイル名はモジュール名 mux21 に合わせて mux21.v とする。
3. セレクタ回路用テストベンチの作成 セレクタ回路の動作を確認するためのテストベンチ（回路の動作環境の記述）を図 9 に示す。2.8 節における、回路の動作環境記述に関する説明を理解したのち、セレクタ回路のテストベンチを作成する。ファイル名は test_mux21.v とする。

実験 1 次の 2 入力 1 出力セクタ回路を設計し，動作実験を実施せよ。

- 設計する 2 入力 1 出力セクタ回路の仕様
 - 入力: データ D0, D1 (それぞれ 1 ビット), セレクト信号 S1 (1 ビット)
 - 出力: データ Y (1 ビット)
 - 機能: セレクト信号 S1 の値が 0 か 1 かにより, データ D0, D1 の値を Y に出力
 - 図 8 はこのセクタ回路の回路図と真理値表である。
- 回路設計および動作実験の手順
 1. 環境設定
 - 3.1 節を参考に, 計算機と EDA ツールの環境設定をする。
 2. 3.2 節を参考に, Verilog HDL による回路記述とテストベンチの作成
 - セクタ回路の Verilog HDL 記述 `mux21.v` と, テストベンチ (機能レベルシミュレーション用の回路の動作環境の記述) `test_mux21.v` を作成する。
 3. 機能レベルシミュレーション
 - 3.3 節を参考に, セクタ回路の機能レベルシミュレーションを行う。入力値を与えて出力が真理値表と一致することを確認する。
 4. 論理合成, レイアウト, FPGA マッピング (コンパイル)
 - 3.4 節を参考に, セクタ回路のコンパイルを行う。論理合成後に, 回路構成やロジックエレメント数, 遅延時間等を確認する。
 5. FPGA を用いた回路実現
 - セクタ回路を DE2-115 ボードの FPGA にダウンロードし, 実際の動作を観察する。なお, DE2-115 ボードの SW0 が S1 に, KEY0, KEY1 がそれぞれ D0, D1 に対応する。最も左の LED が Y に対応する。




図 8: 2 入力 1 出力セクタ回路の回路図と真理値表

```

/*                                     *
 * test_mux21.v                       *
 * 2-1 セレクタ回路のテストベンチ   *
 *                                     */

`timescale 1ns / 1ns // シミュレーションの単位時間 / 精度
// 1 ns = 1/1000000000 sec
`include "mux21.v" // mux21.v の取り込み

module test ; // テストベンチモジュール, 入出力ポート無し
// mux21 の入力用 flip-flop(1-bit レジスタ) の宣言
reg S1, D0, D1; // flip-flop

// mux の出力用 wire(信号線) の宣言
wire Y; // 1-bit 信号線

// module mux21 (S1, D0, D1, Y) の実体化
mux21 mux21a(S1, D0, D1, Y);

initial begin
// S1, D0, D1 の初期値
S1 = 0; D0 = 0; D1 = 0;

// 20 単位時間 (20 ns) 後
#20 S1 = 0; D0 = 1; D1 = 0;

// 更に 20 単位時間 (20 ns) 後
#20 S1 = 1; D0 = 1; D1 = 0;

// 更に 20 単位時間 (20 ns) 後
#20 S1 = 0; D0 = 0; D1 = 0;

// 更に 80 単位時間 (80 ns) 後, 終了
#80 $finish;
end
endmodule

```

図 9: 2-1 セレクタ回路のテストベンチ

3.3 ModelSim による機能レベルシミュレーション

Verilog HDL で記述した回路が、機能的に正しく動作するかどうかを調べるために、論理シミュレータと呼ばれるソフトウェアが用いられる。論理シミュレータは、ハードウェア記述言語による回路記述を中間ファイルに変換するコンパイルあるいはアナライズと呼ばれる工程を最初に行う。続いて、この中間ファイルを用いて回路の入出力シグナルをトレースする機能レベルシミュレーションが行われる。

3.1 節の通りに環境設定をした後、Altera 社のシミュレータ ModelSim を用いて、以下の手順でセクタ回路の機能レベルシミュレーションを行う。

1. シミュレータの起動 端末で「vsim テストベンチ記述ファイル名（ここでは test_mux21.v とする） &」を実行すると、ModelSim が起動する。以降、GUI の下側に表示される Transcript 入力ウィンドウ（「ModelSim>」でコマンド入力待ちになっているところ）にコマンドを入力して作業を進める。図 10 に起動後の初期画面を示す。




図 10: ModelSim 起動後の初期画面

2. 準備 「ModelSim> vlib work」を実行し、ライブラリを作成する。この処理は、初めてシミュレーションをするときだけ、実行すれば良い。
3. コンパイル 「ModelSim> vlog テストベンチ記述ファイル名」を実行し、Verilog HDL 記述のファイルをコンパイルする。正常にコンパイルできた場合には、最上位のモジュール名（Top level modules）が表示される。コンパイルでエラーが発生した場合は、エラーの内容と行番号が表示される。
4. 最上位モジュールの読み込み 「ModelSim> vsim 最上位モジュール名」を実行し、コンパイルした Verilog HDL 記述内の最上位のモジュールを読み込む。
5. 信号の波形表示の準備
 - (a) 「VSIM> view wave」を実行し、信号の波形を表示する Wave ウィンドウを開く。
 - (b) 波形を表示する信号を指定する。すべての信号を表示する場合には、「VSIM> add wave *」を実行する。特定の信号だけを表示する場合には、「VSIM> add wave 信号名」を実行する。信号名は、正規表現を使って指定することもできる。

- シミュレーションの実行 「VSIM> run シミュレーション時間」を実行し、シミュレーションを実行する。シミュレーション時間として指定する値は、例えば mux21 のテストベンチでは最後のイベント発生時刻が 80 ns であるので、1 ns ~ 80 ns までの値を指定する。図 11 に、2. から 6. までのコマンドを実行したときの画面を示す。

```
Transcript
# OpenFile test_mux21.v
ModelSim> vlib work → ライブラリの作成
ModelSim> vlog test_mux21.v → コンパイル
# Model Technology ModelSim ALTERA vlog 10.1d Compiler 2012.11 Nov  2 2012
# -- Compiling module mux21
# -- Compiling module test_mux21
#
# Top level modules: 最上位モジュール名
# test_mux21
ModelSim> vsim test_mux21 → 最上位モジュールの読み込み
# vsim test_mux21
# Loading work,test_mux21
# Loading work,mux21
VSIM 5> view wave → Wave ウィンドウの表示
# .main_pane,wave,interior.cs,body,pw,wf
VSIM 6> add wave * → すべての信号を表示
VSIM 7> run 80ns → シミュレーション開始 (80ns分)
VSIM 8>
```

図 11: Transcript にコマンドを入力したときの画面

シミュレーションを実行すると、テストベンチを実行した結果の信号の波形が Wave ウィンドウに表示される。図 12 に、すべての波形を表示したシミュレーション結果の画面を示す。




図 12: ModelSim でシミュレーションした画面

- シミュレーションの再実行 シミュレーション時間を延ばすなど、Verilog HDL 記述を変更せずに再度シミュレーションを実行したいときには、6. を再度実行する。Verilog HDL 記述を変更したときは、「VSIM> quit」を実行し、シミュレーションを一度終了して、再度 1. から実行する。
- シミュレータの終了 シミュレータを終了するときは、ModelSim のウィンドウを閉じるか、Transcript ウィンドウで、「VSIM> quit」を実行する。

3.4 Quartus II によるコンパイル

3.4.1 準備

機能レベルシミュレーションによって、ハードウェア記述言語で記述した回路が期待通りに動作することが確認できたら、次は、論理合成系と呼ばれるソフトウェアを用いて論理合成をする。論理合成は、ハードウェア記述言語により記述された回路を最適化し、ゲートレベルの記述であるネットリストへ変換する。

Quartus II は、3.1 節で述べたように、FPGA 設計フローにおける論理合成から FPGA マッピングまでの機能をサポートしている (Quartus II ではこれらの機能を実行する一連の処理をコンパイルと読んでいます)。さらに、Quartus II の各機能は、GUI で実行できるだけでなく、CUI (端末上からコマンドを実行すること) でも実行することができます。

本節では、Quartus II の GUI と CUI を用いて、コンパイルを行う手順を示す。基本的にはどちらのインターフェースを用いても同じ結果が得られるが、例えば、各機能の実行結果を視覚的に確認する場合には GUI を、各機能をまとめて実行する場合には CUI を用いることを想定している。

Quartus II によるコンパイルにおいては、回路のソースファイルに加えて、以下のファイルが必要となる。それぞれダウンロードして、作業ディレクトリに置く。

- プロジェクトファイル (*.qpf)

Quartus II のプロジェクトファイルであり、使用する Quartus II のバージョンとプロジェクト名を定義する。ここでは、以下のファイルを使用する。

<http://www.ice.nuie.nagoya-u.ac.jp/jikken/hard/j2hard-eda/first/mux21.qpf>

- FPGA 設定ファイル (*.qsf)

Verilog HDL ソースコードに定義されている入出力と、FPGA の物理的な入出力ピンの対応付け (ピン配置設定) を定義するファイルである。例えば、mux21 の場合は、設計したセレクト回路の各ポート S1, D0, D1, Y を、FPGA の数百本ある IO ピンの中で、どのピンに割り当てるかを指定する必要がある。ここでは、以下のファイルを使用する。

<http://www.ice.nuie.nagoya-u.ac.jp/jikken/hard/j2hard-eda/first/mux21.qsf>

3.4.2 GUI によるコンパイル

まず、GUI でコンパイルする方法について説明する。論理合成、レイアウト (配置配線)、FPGA マッピングの各機能を個別に実行したい場合や、各機能の実行結果を視覚的に確認したい場合に使用する。

1. **Quartus II の起動** 端末で「quartus &」と入力して、Quartus II の GUI を起動する。図 13 に、Quartus II の GUI を起動したときの画面を示す。なお、Quartus II の GUI を初めて立ち上げると、ツールの紹介ウィンドウが 2 つ表示される。1 つ目のウィンドウは、2 番目の選択肢を選択する。2 つ目のウィンドウでは、「Don't show」にチェックして、×をクリックする。これらの操作により、次回以降、紹介ウィンドウは表示されなくなる。




図 13: Quartus II を起動した画面




図 14: 読み込まれた Entity の確認

2. プロジェクトの読み込み 「File → Open Project...」でプロジェクトファイル (mux21.qpf) を読み込む。図 14 に示すように、Project Navigator ウィンドウの Entity 部に、対象となる FPGA (Cyclone IV E: EP4CE115F29C7) と、モジュールの名称 (mux21) が表示されていることを確認する。
3. コンパイル 「Processing → Start Compilation」で、コンパイルを実行する。エラーが発生しなければ、図 15 に示すように、コンパイルが成功する。もしエラーが発生した場合には、Message ウィンドウにエラー内容が表示されるので、該当箇所を修正する。
4. コンパイル結果の確認 コンパイルに成功すると、最適化後の回路と、回路に関する情報を確認することができる。
 - 最適化後の回路構成
最適化後の回路は、「Tools → Netlist Viewers → Technology Map Viewer (Post-Mapping)」で確認できる。図 16 に示すように、入出力ポート、各ブロックとそれらのブロック間の接続が表示される。各ブロックをダブルクリックすると、図 17 に示すように、内部の回路構成が表示される。
 - 回路に関する情報：ロジックエレメント数
回路の実現に使用したロジックエレメント数は、図 18 に示すように、コンパイルが完了した際に、画面に表示される「Flow Summary」で確認できる。
 - 回路に関する情報：回路の遅延時間
回路を実行した際の遅延時間は、TimeQuest Timing Analyzer というツールで確




図 15: mux21 のコンパイル成功時の画面




図 16: mux21 のマッピング結果

認できる.

1. Quartus II のメニューで、「Tools → TimeQuest Timing Analyzer」をクリックして、TimeQuest Timing Analyzer を起動する。
2. TimeQuest Timing Analyzer の左側中段に表示されているタスクリスト (Tasks) から、「Reports (フォルダのアイコン) → Custom Reports (フォルダのアイコン) → Report Path...」をダブルクリックする。
3. Report Path ウィンドウの From や To の設定画面では何も指定せずに、Report Path ボタンを押す。
4. 図 19 に示すように、遅延時間の解析結果 (モジュール毎の遅延時間, 合計の遅延時間) が表示される. 時間の単位は, ns である.




図 17: mux21 のマッピング結果 (モジュールの詳細を表示)

Flow Summary	
Flow Status	Successful - Tue Sep 16 05:04:12 2014
Quartus II 64-Bit Version	13.0.1 Build 232 06/12/2013 SP 1 SJ We
Revision Name	mux21
Top-level Entity Name	mux21
Family	Cyclone IV E
Device	EP4CE115F29C7
Timing Models	Final
Total logic elements	1 / 114,480 (< 1 %)
Total combinational functions	1 / 114,480 (< 1 %)
Dedicated logic registers	0 / 114,480 (0 %)
Total registers	0
Total pins	4 / 529 (< 1 %)
Total virtual pins	0
Total memory bits	0 / 3,981,312 (0 %)
Embedded Multiplier 9-bit elements	0 / 532 (0 %)
Total PLLs	0 / 4 (0 %)

図 18: mux21 の合成結果の概要

Report Path

Command Info Summary of Paths

Delay	From Node	To Node
13.447	S1	Y

合計の遅延時間

Path #1: Delay is 13.447

Path Summary		Statistics		Data Path	
Total	Incr	RF	Type	Fanout	Location
13.447	13.447				
0.000	0.000			1	PIN_AB28
0.000	0.000	FF	IC	1	IOIBUF_X115_Y17_N1
0.806	0.806	FF	CELL	1	IOIBUF_X115_Y17_N1
5.399	4.593	FF	IC	1	LCCOMB_X114_Y40_N0
5.840	0.441	FR	CELL	1	LCCOMB_X114_Y40_N0
10.599	4.759	RR	IC	1	IOOBUF_X60_Y73_N16
13.447	2.848	RR	CELL	1	IOOBUF_X60_Y73_N16
13.447	0.000	RR	CELL	0	PIN_H15

モジュールごとの遅延時間

図 19: mux21 の回路遅延時間の表示

3.4.3 CUI によるコンパイル

次に、CUI でコンパイルする方法について述べる。端末で、論理合成、レイアウト、FPGA マッピングの各機能を実行する一連の処理をまとめて実行する場合に使用する。

1. 端末で「quartus_sh --flow compile mux21」と入力し、コンパイルを実行する。エラーが表示された場合、その内容を読み必要に応じてソースを修正する。エラーがない場合には、図 20 に示すように、「Quartus II Full Compilation was successful.」と表示される。

```
ion/modelsim/" for EDA simulation tool
Info: Quartus II 32-bit EDA Netlist Writer was successful. 0 errors, 0 warnings
Info: Peak virtual memory: 343 megabytes
Info: Processing ended: Mon Jul 28 03:50:49 2014
Info: Elapsed time: 00:00:01
Info: Total CPU time (on all processors): 00:00:01
Info: (293000) Quartus II Full Compilation was successful. 0 errors, 12 warnings
Info: (23030): Extraction of net script /home/meidai/altera/157032/quartus2/common/tcl/inte
rnal/qsh_flow.tcl was successful
Info: Quartus II 32-bit Shell was successful. 0 errors, 12 warnings
Info: Peak virtual memory: 134 megabytes
Info: Processing ended: Mon Jul 28 03:50:50 2014
Info: Elapsed time: 00:00:25
Info: Total CPU time (on all processors): 00:00:20
[meidai@localhost mux21]$
```

図 20: CUI によるコンパイル実行が成功した場合の画面

図 21 に示すように、カレントディレクトリ以下に、ストリーム・アウト・ファイル (mux.sof) が生成されていることを確認する。

```
[meidai@localhost mux21]$ ls
mux21.asm.rpt  mux21.fit.rpt  mux21.flow.rpt  mux21.map.summary  mux21.sta.rpt
mux21.done    mux21.fit.msg  mux21.jdi       mux21.jdi         mux21.sta.summary
mux21.eda.rpt mux21.fit.summary  mux21.map.rpt  mux21.sof
[meidai@localhost mux21]$
```

図 21: sof ファイルが生成されていることの確認

3.5 FPGA を用いた回路実現

論理シミュレーションや論理合成が通っても、それが本当に実際のハードウェア上で動くかどうかは 100%保証の限りではない。そのため設計した回路が正しく動作するかどうかを、FPGA（書き換え可能なゲートアレイ）を搭載した評価ボードを用いて確認する。

3.5.1 DE2-115 ボード

まず、本実験で使用する DE2-115 ボードについて説明する。図 22 に、Altera 社の FPGA (Altera Cyclone IV E) を搭載した DE2-115 ボードの写真を示す。

FPGA への入力デバイスとして 18 個のスライドスイッチと 4 個のプッシュスイッチを使用できる。スライドスイッチは、上側にした状態で 1 を、下側にした状態で 0 を入力できる。プッシュスイッチは、押した状態で 0、押していない状態で 1 を入力できる。一方、出力デバイスとしては、26 個の LED（赤色が 18、緑色が 8 個）と 8 桁の 7 セグメント LED を利用できる。LED は、点灯した状態が 1、消灯した状態が 0 が出力されていることを示す。

Cyclone IV は、下記のような PS/2 コネクタ（マウス/キーボードを接続）と XSGA コネクタ（ディスプレイを接続）とも接続されている。




図 22: Altera DE2-115 ボード

PS/2 コネクタ PS/2 コネクタは 6-pin mini-DIN コネクタで、5, 2 pin は VCC, GND である。1, 3 pin は MOUSE_CLK, MOUSE_DATA 信号で FLEX10K に接続されている。MOUSE_CLK はマウス、キーボードに与えるクロック信号、MOUSE_DATA はマウス、キーボードから DE2-115 ボードに送られるデータである。

XSGA コネクタ XVGA コネクタは 15-pin D-sub コネクタである。1, 2, 3 pin はそれぞれ RED, GREEN, BLUE 信号、13, 14 pin は HORIZ_SYNC, VERT_SYNC、4, 5, 9, 15 pin は No Connect、6, 7, 8, 10, 11 pin は GND である。

この他にも、Cyclone IV は、USB コントローラを介し USB Device ポート、USB Host ポート、Audio CODEC を介し Mic In, Line In, Line Out ポート、TV デコーダを介し Video In ポート、イーサネットコントローラを介しイーサネットポートとも接続されている。それ以外に、RS-232 ポート、SD カードポート、IrDA トランシーバ、LCD、64MB の SDRAM 2 個、2MB の SRAM、8MB のフラッシュメモリとも接続されている。

3.5.2 ダウンロード

以下の手順に従って、ストリーム・アウト・ファイルをダウンロードしてみよう。

1. ボードの接続 図 22 に示したように、DE2-115 ボードと Linux マシンを USB ケーブルで接続する。DE2-115 ボードに電源を供給する専用の AC アダプタを接続し、電源を入れる（赤色のプッシュボタンを押す）。
2. ボード接続の確認 端末で「dmesg」と入力し、図 23 に示すように、Linux がボード接続を認識できていることを確認する。もし、ボード接続がうまく認識されない場合は、1. の手順を確認した後、指導教員もしくは TA に相談すること。

```

usb 2-2.2: new full speed USB device number 10 using uhci hcd
usb 2-2.2: New USB device found, idVendor=09fb, idProduct=6001
usb 2-2.2: New USB device strings: Mfr=1, Product=2, SerialNumber=3
usb 2-2.2: Product: USB-Blaster
usb 2-2.2: Manufacturer: Altera
usb 2-2.2: SerialNumber: 91d28408
usb 2-2.2: configuration #1 chosen from 1 choice
[meidai@localhost output_files]$

```

図 23: dmesg コマンドの実行結果 (DE2-115 ボードの接続が認識された)

3. ダウンロード用設定ファイルの取得 FPGA へのダウンロードするために、以下のファイルが必要となる。ダウンロードして、作業ディレクトリに置く。

- ダウンロード用設定ファイル (*.cdf)

FPGA に sof ファイルをダウンロードするための設定が記述されている。ここでは、以下のファイルをダウンロードし、mux21.sof と同じディレクトリに置く。

<http://www.ice.nuie.nagoya-u.ac.jp/jikken/hard/j2hard-eda/first/mux21.cdf>

4. ストリーム・アウト・ファイルのダウンロード 端末上で「quartus_pgm mux21.cdf」を実行し、FPGA にダウンロードする。ダウンロードが成功すると、図 24 に示すように、「Quartus II 32 bit Programmer was successful.」と表示される。エラーが発生した場合には、ダウンロード対象の sof ファイルや cdf ファイルが正しく生成されているか、評価ボードが正しく接続されているか等を確認する。

```

Info: Command: quartus_pgm mux21.cdf
Info (213045): Using programming cable "USB-Blaster [2-2.2]"
Info (213011): Using programming file mux21.sof with checksum 0x00562DCA for device EP4CE115F29@1
Info (209060): Started Programmer operation at Mon Jul 28 04:34:00 2014
Info (209016): Configuring device index 1
Info (209017): Device 1 contains JTAG ID code 0x020F70DD
Info (209007): Configuration succeeded -- 1 device(s) configured
Info (209011): Successfully performed operation(s)
Info (209051): Ended Programmer operation at Mon Jul 28 04:34:08 2014
Info: Quartus II 32-bit Programmer was successful. errors, 0 warnings
Info: Peak Virtual memory: 142 megabytes
Info: Processing ended: Mon Jul 28 04:34:08 2014
Info: Elapsed time: 00:00:09
Info: Total CPU time (on all processors): 00:00:01
[meidai@localhost output_files]$

```

図 24: mux21.sof のダウンロードが成功したときの画面

5. 動作確認 ダウンロードしたストリーム・アウト・ファイルが仕様通りに動作することを確認する。なお、セクタ回路入出力信号と DE2-115 ボードのデバイスの対応関係は、本章の最初の説明に記述してある。

4 EDA ツールを用いた回路設計「中級編」

本実験では，加算を行う回路の設計を例題に，組合せ回路と順序回路の記述，EDA ツールを用いた回路の設計方法についての実験を行う．

4.1 組合せ回路の設計

組合せ回路の設計についての実験を行う．

実験 2 次の 16 ビット加算回路の設計を下記の手順で実施せよ．

- 設計する 16 ビット加算回路の仕様
 - 入力: 被演算数 x, y (各 16 ビット)，桁上げ入力 cin (1 ビット)
 - 出力: 和 sum (16 ビット)，桁上げ出力 $cout$ (1 ビット)
 - 機能: $x + y$ を計算し，和と桁上げを出力する組み合わせ回路
- 回路設計の手順
 1. Verilog HDL による回路記述とテストベンチの作成
2.2 節から 2.4 節を読み，Verilog HDL の基本的な構文と意味，always ブロック，時間のモデルについて理解したのち，16 ビット加算回路の Verilog HDL 記述 `adder16.v` と，テストベンチ `test_adder16.v` を作成する．
 2. 機能レベルシミュレーション
3.3 節を参考に，加算回路の機能レベルシミュレーションを行う．入力値をいくつか与えて加算回路が正しく動作することを確認する．
 3. 論理合成
3.4 節を参考に，論理合成を実行し，回路構成やロジックエレメント数，遅延時間等を確認する．

図 25 と図 26 に加算回路とテストベンチの記述例をそれぞれ示す．

```

/*          *
 * adder16.v      *
 * 16 ビット加算回路 *
 *          */

module adder16 (x, y, cin, sum, cout);
  input [15:0] x, y;
  input cin;
  output [15:0] sum;
  output cout;

  assign {cout, sum} = x + y + cin;
endmodule

```

図 25: 16 ビット加算回路

```

/*          *
 * test_adder16.v      *
 * 16 ビット加算回路のテストベンチ *
 *          */

`timescale 1ns / 1ns // シミュレーションの単位時間 / 精度
// 1 ns = 1/1000000000 sec
`include "adder16.v" // adder16.v の取り込み

module test;
  reg [15:0] x, y;
  reg cin;
  wire [15:0] sum;
  wire cout;

  adder16 adder16a(x, y, cin, sum, cout);

  always begin
    #10 x = x + 100;
  end

  always begin
    #5 y = y + 300;
  end

  initial begin
    x = 0 ; y = 0 ; cin = 0;
  end
endmodule

```

図 26: 16 ビット加算回路のテストベンチ

4.2 順序回路の設計

次は、順序回路の設計についての実験を行う。順序回路は組合せ回路と記憶素子からなり、順序回路 = 組合せ回路 + 記憶素子（フリップフロップ、レジスタ）である。フリップフロップは、クロック入力のエッジ（立ち上がり、立ち下がり）のイベントに同期して動作する。回路全体が一つのクロックシグナルのイベントによって動作する順序回路を単相クロック同期式順序回路という。ここでは、この単相クロック同期式順序回路を設計する。

実験 3 次の 16 ビット加算回路の設計を下記の手順で実施せよ。

- 設計する 16 ビット加算回路の仕様
 - 入力: クロック clk (1 ビット), リセット reset (1 ビット), 被演算数 x, y (各 16 ビット), 桁上げ入力 cin (1 ビット)
 - 出力: 和 sum (16 ビット), 桁上げ出力 cout (1 ビット)
 - 機能: $x + y$ を計算し, 和と桁上げを出力する。ただし, 入力値を加算した結果は次のクロックの立ち上がりで出力に反映される。また, リセットが 0 になると出力の各ビットは 0 になる (非同期リセット)。
- 回路設計の手順
 1. Verilog HDL による回路記述とテストベンチの作成
2.5 節から 2.7 節を読み, Verilog HDL による順序回路の記述, 状態機械, モジュールと階層設計について理解したのち, 順序回路版 16 ビット加算回路の Verilog HDL 記述 `adder16s.v` と, テストベンチ `test_adder16s.v` を作成する。
 2. 機能レベルシミュレーション
実験 2 と同様に, 加算回路の機能レベルシミュレーションを行う。
 3. 論理合成
実験 2 と同様に, 論理合成を実行し, 回路構成やロジックエレメント数, 遅延時間等を確認する。

図 27 と図 28 に順序回路版 16 ビット加算回路とテストベンチの記述例をそれぞれ示す。

```

/*                                     *
 * adder16s.v                         *
 * 順序回路版 16 ビット加算回路 *
 *                                     */

module adder16s (clk, reset, x, y, cin, sum, cout);
    input [15:0] x, y;
    input clk, reset, cin;
    output [15:0] sum;
    output cout;

    reg [15:0] r0, r1;

    assign {cout, sum} = r0 + r1 + cin;

    always @(posedge clk or negedge reset) begin
        if (reset == 1'b0) begin
            r0 <= 0 ; r1 <= 0;
        end else begin
            r0 <= x; r1 <= y;
        end
    end
endmodule

```

図 27: 順序回路版 16 ビット加算回路

```

/*                                     *
 * test_adder16s.v                   *
 * 順序回路版 16 ビット加算回路のテストベンチ *
 *                                     */

`timescale 1ns / 1ns // シミュレーションの単位時間 / 精度
// 1 ns = 1/1000000000 sec
`include "adder16s.v" // adder16.v の取り込み

module test ;
    reg reset,clk, cin;
    reg [15:0] x, y;

    wire [15:0] sum;
    wire cout;

    adder16s adder16sa(clk, reset, x, y, cin,sum, cout);

    always begin
        #5 clk = ~clk;
    end

    always begin
        #8 x = x + 100;
        y = y + 200;
    end

    initial begin
        reset = 1; clk = 0; x = 0; y = 0; cin = 0 ;
        #20 reset = 0;
        #20 reset = 1;
    end
endmodule

```

図 28: 順序回路版 16 ビット加算回路のテストベンチ

5 実験課題

実験課題 1 次の 2 つの順序回路を Verilog HDL で記述し，機能レベルシミュレーションにより動作を確認せよ．また，論理合成を実行して，合成結果を確認せよ．

1. 1 桁の BCD コード (4 ビット) を出力する BCD カウンタ (0 → 1 → ... → 8 → 9, 9 の次は 0 → 1 → 2 → ...) の設計を行いなさい．

- 設計する 1 桁の BCD カウンタの仕様
 - 入力: クロック clk (1 ビット), リセット reset (1 ビット), カウントアップ信号 x (1 ビット)
 - 出力: カウンタ値出力 bcd1.out (4 ビット)
 - 機能: リセットが 0 になると出力の各ビットは 0 になる (非同期リセット)．出力値は, clk が 0 から 1 に変化かつカウントアップ信号が 1 になるたびにカウントアップし, 0000 → 0001 → 0010 → ... → 1001 → 0000 → 0001 → ... のようになる．

2. 2 桁の BCD コード (8 ビット) を出力する BCD カウンタ (00 → 01 → ... → 08 → 09, 09 の次は 10 → 11 → 12 → ...) の設計を, 階層設計により行いなさい．

- 設計する 2 桁の BCD カウンタの仕様
 - 入力: クロック clk (1 ビット), リセット reset (1 ビット), カウントアップ信号 x (1 ビット)
 - 出力: カウンタ値出力 bcd2.out (8 ビット)
 - 機能: リセットが 0 になると出力の各ビットは 0 になる (非同期リセット)．出力値は, clk が 0 から 1 に変化かつカウントアップ信号が 1 になるたびにカウントアップし, 0000 0000 → 0000 0001 → 0000 0010 → ... → 1001 1001 → 0000 0000 → 0000 0001 → ... のようになる．

実験課題 2 次の順序回路を Verilog HDL で記述し，機能レベルシミュレーションにより動作を確認せよ．また，論理合成を実行して，合成結果を確認せよ．

1. 0011 および 0010 という入力系列が入力される毎に 1 を出力する系列検出回路（有限オートマトン）の設計を，状態機械による順序回路記述により行いなさい．

- 設計する系列検出器の仕様

- 入力: クロック clk (1 ビット), リセット reset (1 ビット), データ入力 x (1 ビット)

- 出力: 検出結果出力 y (1 ビット)

- 機能: リセットが 0 になると出力は 0 になる (非同期リセット). 出力値は, 0011 または 0010 という系列を検出したときのみ 1 になる.

動作例: 入力として 100111 … がシリアルに入ってきたとき

入力 1 に対して 0 を出力

入力 0 に対して 0 を出力

入力 0 に対して 0 を出力

入力 1 に対して 0 を出力

入力 1 に対して 1 を出力 (← 0011 を検出)

入力 1 に対して 0 を出力

・

・

・

注意事項:

上記の仕様では，検出する系列に重なりを許すかどうかで 2 通りの解釈が考えられる．例えば，0010011 という入力に対して，重なりを許すならば 0010 と 0011 という 2 個の系列を検出することになる．この場合，入力の 4 ビット目の 0 は最初の検出系列の最後であると同時に 2 番目の検出系列の最初であるとみなしている．一方，重なりを許さないのであれば 0010 のみを検出することになる．レポートには，どちらの解釈に基づいて設計したのかを記述すること．

6 実験レポートについて

1. 実験 1, 実験 2, 実験 3, 実験課題 1, 実験課題 2 について, 実験の概要, 使用機器ならびにソフトウェア, 以下の各段階の説明, 実験の考察を, 文章ならびに図, 表を交えてまとめよ.
 - 回路の Verilog HDL 記述 (回路の動作説明を含めて説明)
 - 機能レベルシミュレーション (テストベンチとシミュレーション結果の説明)
 - 論理合成 (論理合成ツールによる最適化後の回路の構成, 遅延時間, ロジックエレメント数等の説明)
 - FPGA ボードでの動作実験 (実験 1 のみ)
2. 実験 2 と実験 3 では, 16 ビット加算回路を組合せ回路で実現する方法と順序回路で実現する方法を試した. 論理合成の結果を比較し, 考察せよ.
3. 今回の実験では, 論理合成ツール (Quartus II) によって, Verilog HDL で記述した論理回路を最適化している. 論理合成における, 論理回路の最適化について調査し, 特に, 具体的にどのような最適化手法があるのか, さらに, 最適化された論理回路の遅延時間と面積の関係について説明せよ.

7 その他

7.1 FPGA のピン配置の変更

実験で使用する FPGA のピン配置ファイルは, ほぼ全てあらかじめ用意されているが, 以下のようにしてピン配置を変更することもできる.

入出力の設定例として, 実験で使用した「mux21.qsf」を例に説明する. このファイルを編集して直接入出力の指定を書き込むことができる. ファイルに以下のように書き込む.

```
set_location_assignment PIN_AB28 -to S1
set_location_assignment PIN_M23 -to D0
set_location_assignment PIN_M21 -to D1
set_location_assignment PIN_H15 -to Y
```

これでプッシュスイッチ key0, key1 がそれぞれ入力 D0, D1 に, トグルスイッチ 0 が入力 S1 になる. Y は最も左の LED に出力される. ピン番号とボード上の各入出力デバイスとの対応は DE2-115 ボードのマニュアルに詳しく書かれている.

7.2 Altera DE2-115 ボードのクロックの使い方

DE2-115 ボードには発振器がついており, クロックを入力として使うことができる. 入力としてクロックを使いたいときは, 「.qsf」で `set_location_assignment PIN_Y2 -to clk` と設定する. ただし, 周波数が 50MHz のため, 早すぎて視覚できないので, 適当に分周して使わなければならない. 以下に, 分周回路の Verilog HDL 記述の例を示す.

```

module divider (clk, sysreset, clkin);
    input clk, sysreset;
    output clkin;
    reg [23:0] cnt;
    always @(posedge clk or negedge sysreset) begin
        if(sysreset == 1'b0) cnt <= 0;
        else cnt <= cnt + 1;
    end
    assign clkin = ~cnt[22];
endmodule

```

最後の assign 文のレジスタ「cnt」の何ビット目を使うかを変更することで周波数を 2^n ずつ変えることができる。

7.3 種々の回路の Verilog HDL 記述

Verilog HDL を使って実験課題の回路を記述するにあたり、課題と直接は関係しないが、記述スタイルの参考になるとと思われる回路の記述例をいくつか示す。

32 ビット入力 8 ビット出力の 2 ビット左シフトモジュール

```

/*****/
/* shifter32_8_12.v */
/*****/

//          +-----+
// sh_a[31:0]->|      |->sh_y[7:0]
//          +-----+

module shifter32_8_12 (sh_a, sh_y); // 入出力ポート
    input  [31:0] sh_a;           // 入力 32-bit
    output [7:0] sh_y;           // 出力 8-bit

    //Body
    //2-bit 左シフト
    assign sh_y = {sh_a[5:0], 2'b00};
endmodule

```

32 ビットの 2 入力 1 出力セクタモジュール

```

/*****/
/* mux32_32_32.v */
/*****/

//          +-----+
// d0[31:0]->|      |
// d1[31:0]->|      |->y[31:0]
//          s->|      |
//          +-----+

```

```

module mux32_32_32 (d0, d1, s, y); // 入出力ポート
    input  [31:0] d0;           // 入力 32-bit d0
    input  [31:0] d1;           // 入力 32-bit d1
    input          s;           // 入力 1-bit  s
    output [31:0] y;           // 出力 32-bit  y

    // Multiplexer body
    // if (s == 0) y = d0; else y = d1;
    // 出力ポートに対する代入は assign 文で行う
    assign y = (s == 1'b0) ? d0 : d1;
endmodule

```

CPU の 16 ビット入力 32 ビット出力の符号拡張モジュール

```

/*****/
/* signext16_32.v */
/*****/

//          +-----+
// a16[15:0]->|      |->y32[31:0]
//          +-----+

module signext16_32 (a16, y32); // 入出力ポート
    input  [15:0] a16;           // 入力 16-bit
    output [31:0] y32;           // 出力 32-bit

    //Body
    //符号拡張
    assign y32 = {a16[15], a16[15], a16[15], a16[15],
                  a16[15], a16[15], a16[15], a16[15],
                  a16[15], a16[15], a16[15], a16[15],
                  a16[15], a16[15], a16[15], a16[15],
                  a16[15:0]};
endmodule

```

CPU の 32 ビット ALU モジュール

```

/*****/
/* alu.v */
/*****/

//          +-----+
//      alu_a[31:0]->|      |
//      alu_b[31:0]->|      |->alu_y[31:0]
//      alu_ctrl[2:0]->|      |->alu_iszero
//          +-----+

// 命令セット
// lw(load word)
// sw(store word)

```

```

// add
// sub
// and
// or
// slt(set on less than)
// beq(blanch on equal)

// alu_ctrl[2:0], 実行する演算
// 010,          add
// 110,          sub
// 000,          and
// 001,          or
// 111,          slt

`define      ADD 3'b010
`define      SUB 3'b110
`define      AND 3'b000
`define      OR 3'b001
`define      SLT 3'b111

module alu (alu_a, alu_b, alu_ctrl, alu_y, alu_iszero); // 入出力ポート
    input  [31:0]  alu_a;          // 入力 32-bit      a
    input  [31:0]  alu_b;          // 入力 32-bit      b
    input   [2:0]  alu_ctrl;       // 入力  3-bit     ALU 制御コード

    output [31:0]  alu_y;          // 出力 32-bit      y
    output        alu_iszero;     // 出力  1-bit     iszero (y==0 ? 1:0)

    reg   [31:0]  result;
    reg                iszero;

    always @(alu_a or alu_b or alu_ctrl) begin
        case (alu_ctrl)
            `ADD: begin
                result = alu_a + alu_b;
            end
            `SUB: begin
                result = alu_a - alu_b;
            end
            `AND: begin
                result = alu_a & alu_b;
            end
            `OR: begin
                result = alu_a | alu_b;
            end
            `SLT: begin
                result = (alu_a < alu_b) ? 32'h00000001 : 32'h00000000;
            end
            default: begin
                result = 0;
            end
        endcase
    end
end

```

```

always @(alu_a or alu_b or alu_ctrl or result) begin
  if (result == 0) begin
    iszero = 1;
  end else begin
    iszero = 0;
  end
end
end

assign alu_y = result;
assign alu_iszero = iszero;
endmodule

```

CPU の PC 用 4 加算モジュール

```

/*****/
/* plus4.v */
/*****/

//          +-----+
// inc_a[7:0]->|      |->inc_y[7:0]
//          +-----+

module plus4 (inc_a, inc_y); // 入出力ポート
  input  [7:0]  inc_a;      // 入力 8-bit
  output [7:0]  inc_y;      // 出力 8-bit

  assign inc_y = inc_a + 4;
endmodule

```

CPU の PC モジュール

```

/*****/
/* pc.v */
/*****/

//          +-----+
//          clock->|    |
//          reset->|    |
// pc_next[7:0]->|    |->pc[7:0]
//          +-----+

module pc (clock, reset, pc_next, pc); // 入出力ポート

  input  clock, reset; // 入力 クロック, リセット
  input  [7:0]  pc_next; // 入力 8-bit 次に PC にセットする値
  output [7:0]  pc; // 出力 8-bit PC

  reg [7:0]  pc_reg; // PC 用レジスタ

  // Always ブロック: プログラムカウンタ

```

```

// 入力: clock, reset, pc_next
// 出力: pc_reg
// レジスタ: pc_reg
always @(posedge clock or negedge reset) begin
    if (reset == 1'b0) begin
        pc_reg <= 8'b00000000;
    end else begin
        pc_reg <= pc_next;
    end
end
end

assign pc = pc_reg;
endmodule

```

CPU の 32 ビット × 16 ワードレジスタファイルモジュール

```

/*****/
/* registers.v */
/*****/

//
//          +-----+
//          clock->|   |
//          reset->|   |
//  reg_read_idx1[3:0]->|   |
//  reg_read_idx2[3:0]->|   |->reg_read_data1[31:0]
//  reg_write_idx[3:0]->|   |->reg_read_data2[31:0]
//    reg_write_enable->|   |
// reg_write_data[31:0]->|   |
//          +-----+

module registers (clock, reset,
    reg_read_idx1, reg_read_idx2,
    reg_write_idx, reg_write_enable, reg_write_data,
    reg_read_data1, reg_read_data2);

    input          clock, reset;          // 入力 クロック, リセット
    input  [3:0]   reg_read_idx1;        // 読みアドレス 1
    input  [3:0]   reg_read_idx2;        // 読みアドレス 2
    input  [3:0]   reg_write_idx;        // 書き込みアドレス
    input          reg_write_enable;      // 書き込み (1)/読み (0)
    input  [31:0]  reg_write_data;        // 書き込みデータ
    output [31:0]  reg_read_data1;        // 読みデータ 1
    output [31:0]  reg_read_data2;        // 読みデータ 2

    // Registers (regs_0 = 0)
    reg [31:0] regs_1;  reg [31:0] regs_2;
    reg [31:0] regs_3;  reg [31:0] regs_4;
    reg [31:0] regs_5;  reg [31:0] regs_6;
    reg [31:0] regs_7;  reg [31:0] regs_8;
    reg [31:0] regs_9;  reg [31:0] regs_10;
    reg [31:0] regs_11; reg [31:0] regs_12;
    reg [31:0] regs_13; reg [31:0] regs_14;

```

```

reg [31:0] regs_15;
//
// 読み1 (regs[0] は常に 0)
// assign reg_read_data1 = regs[1~15];
//
assign reg_read_data1 = (reg_read_idx1 == 4'b0000) ? 0 : (
    (reg_read_idx1 == 4'b0001) ? regs_1 : (
    (reg_read_idx1 == 4'b0010) ? regs_2 : (
    (reg_read_idx1 == 4'b0011) ? regs_3 : (
    (reg_read_idx1 == 4'b0100) ? regs_4 : (
    (reg_read_idx1 == 4'b0101) ? regs_5 : (
    (reg_read_idx1 == 4'b0110) ? regs_6 : (
    (reg_read_idx1 == 4'b0111) ? regs_7 : (
    (reg_read_idx1 == 4'b1000) ? regs_8 : (
    (reg_read_idx1 == 4'b1001) ? regs_9 : (
    (reg_read_idx1 == 4'b1010) ? regs_10 : (
    (reg_read_idx1 == 4'b1011) ? regs_11 : (
    (reg_read_idx1 == 4'b1100) ? regs_12 : (
    (reg_read_idx1 == 4'b1101) ? regs_13 : (
    (reg_read_idx1 == 4'b1110) ? regs_14 : (regs_15)))))))))))));

//
// 読み2 (regs[0] は常に 0)
// assign reg_read_data2 = regs[1~15];
//
assign reg_read_data2 = (reg_read_idx2 == 5'b00000) ? 0 : (
    (reg_read_idx2 == 5'b00001) ? regs_1 : (
    (reg_read_idx2 == 5'b00010) ? regs_2 : (
    (reg_read_idx2 == 5'b00011) ? regs_3 : (
    (reg_read_idx2 == 5'b00100) ? regs_4 : (
    (reg_read_idx2 == 5'b00101) ? regs_5 : (
    (reg_read_idx2 == 5'b00110) ? regs_6 : (
    (reg_read_idx2 == 5'b00111) ? regs_7 : (
    (reg_read_idx2 == 5'b01000) ? regs_8 : (
    (reg_read_idx2 == 5'b01001) ? regs_9 : (
    (reg_read_idx2 == 5'b01010) ? regs_10 : (
    (reg_read_idx2 == 5'b01011) ? regs_11 : (
    (reg_read_idx2 == 5'b01100) ? regs_12 : (
    (reg_read_idx2 == 5'b01101) ? regs_13 : (
    (reg_read_idx2 == 5'b01110) ? regs_14 : (regs_15)))))))))))));

// Always ブロック: 書き込み
// 入力: clock, reset, reg_write_idx, reg_write_enable, reg_write_data
// 出力: regs_1~regs_15
// レジスタ: regs_1~regs_15
always @(posedge clock or negedge reset) begin
    if (reset == 1'b0) begin
        regs_1 <= 0;   regs_2 <= 0;   regs_3 <= 0;   regs_4 <= 0;
        regs_5 <= 0;   regs_6 <= 0;   regs_7 <= 0;   regs_8 <= 0;
        regs_9 <= 0;   regs_10 <= 0;  regs_11 <= 0;  regs_12 <= 0;
        regs_13 <= 0;  regs_14 <= 0;  regs_15 <= 0;
    end else begin
        if (reg_write_enable == 1'b1) begin

```



```

//
// 書き込み (regs[0] は常に 0)
// regs[1~15] = reg_write_data;
//
if (reg_write_idx == 4'b0001) begin
    regs_1 <= reg_write_data;
end if (reg_write_idx == 4'b0010) begin
    regs_2 <= reg_write_data;
end if (reg_write_idx == 4'b0011) begin
    regs_3 <= reg_write_data;
end if (reg_write_idx == 4'b0100) begin
    regs_4 <= reg_write_data;
end if (reg_write_idx == 4'b0101) begin
    regs_5 <= reg_write_data;
end if (reg_write_idx == 4'b0110) begin
    regs_6 <= reg_write_data;
end if (reg_write_idx == 4'b0111) begin
    regs_7 <= reg_write_data;
end if (reg_write_idx == 4'b1000) begin
    regs_8 <= reg_write_data;
end if (reg_write_idx == 4'b1001) begin
    regs_9 <= reg_write_data;
end if (reg_write_idx == 4'b1010) begin
    regs_10 <= reg_write_data;
end if (reg_write_idx == 4'b1011) begin
    regs_11 <= reg_write_data;
end if (reg_write_idx == 4'b1100) begin
    regs_12 <= reg_write_data;
end if (reg_write_idx == 4'b1101) begin
    regs_13 <= reg_write_data;
end if (reg_write_idx == 4'b1110) begin
    regs_14 <= reg_write_data;
end if (reg_write_idx == 4'b1111) begin
    regs_15 <= reg_write_data;
end
end
end // End: if (reg_write_enable == 1'b1) begin
end // End: always @(posedge clock or negedge reset) begin

endmodule

```

参考文献

- [1] <http://www.altera.co.jp/products/software/quartus-ii/modelsim/qts-modelsim-index.html> Mentor Graphics ModelSim - Altera ソフトウェア.
- [2] <http://www.altera.co.jp/products/software/quartus-ii/web-edition/qts-we-index.html> Quartus II ソフトウェア ウェブ・エディション.
- [3] VDEC 監修, 浅田邦博. デジタル集積回路の設計と試作. 培風館, 2000.
- [4] 深山正幸, 北川章夫, 秋田純一, 鈴木正國. HDL による VLSI 設計 - Verilog-HDL と VHDL による CPU 設計 -. 共立出版株式会社, 1999.
- [5] 白石肇. わかりやすいシステム LSI 入門. オーム社, 1999.

- [6] 桜井至. HDL によるデジタル設計の基礎. テクノプレス, 1997.
- [7] James O. Hamblen and Michael D. Furman. Rapid Prototyping of Digital Systems. Kluwer Academic Publishers, 2000.