• 2013/10/17, 第1.1版

設計するプロセッサの命令セットアーキテクチャとその実現方式

プロセッサ設計の準備

プロセッサの動作実験用コンピュータの構成

 　液晶ディスプレイ
 +------------------------------+
 | プロセッサ内部 　　　　　　　|
 | 信号モニタ　　　　　　　　　 |
 | (画面上部)　　 　　　　　　　|                             PS/2キーボード
 +------------------------------+                             +------------+
 | ターミナル　　　　　　　　　 |                             |            |
 | 30x40 キャラクタディスプレイ |                             | キーボード | 
 | (画面下部)　　　　　　　　　 |                             |            |
 +------------------------------+                             +------------+
   　　　 ↑　　　　　　　　　　　　　　　　　　　　　　　　　　　　　↑
   　　　 ｜ディスプレイケーブル　　　　　　　　　　　　　　　　　　　｜キーボードケーブル
   　　　 ｜　　　　　　　　　　　　　　　　　　　　　　              ｜
+--------|  |-------------------------------------------------------｜  |----------+
|  　　　 ｜VGA端子 　　　　　　　　　　　　　　　　　　              ｜PS/2端子   |
|  　　　 ｜　　　　　　　　　　　　　　　　　　　　　　              ｜           |
| +-------＋---------------------------------------------------------------------+ |
| |　　　 ｜　　　　　　　　　　　　　　　　　　　　　　　　　　　　　｜         | |
| |　　　 ｜　　　　　　　　　　 +---------------+　　　　　　　　　　↓         | |
| |+----------------+　　　　　　|               |            +----------------+ | |
| ||  ディスプレイ  | 文字コード |  プロセッサ   |文字コード  |   キーボード   | | |
| || インタフェース |＆ 制御信号 |   （MIPS）    |＆ 制御信号 | インタフェース | | |
| || 　　回路　　　 |←--------→|               |←--------→|　　　回路　　  | | |
| |+----------------+          　|   データRAM   |            +----------------+ | |
| |　　　　　　　　 　        　 |   命令 ROM    |                               | |
| |　　　　　　　　 　        　 |     込み      |                               | |
| |　　　　　　　　 　        　 |　　　　　　　 |                               | |
| |　　　　　　　　　　　　　　  +---------------+                               | |
| | FPGA 内                             ↑                                       | |
| +-------------------------------------＋---------------------------------------+ |
|  DE2 ボード上の FPGA                  ｜                                         |
|                             +----------------------+                             |
|                             |DE2 ボード上のスイッチ|                             |
|                             +----------------------+                             |
| DE2 ボード                                                                       |
+----------------------------------------------------------------------------------+

• プロセッサ
  • 命令を実行するハードウェア
  • 命令セットアーキテクチャを論理回路として実現したもの
  • プログラムカウンタ（PC）が指す、命令メモリの命令を読み、命令毎に決められた動作を行う
  • 算術演算や論理演算、レジスタとデータメモリ間でのデータ転送を行う
  • 値の大小やゼロ判定、分岐処理を行う
• 設計するプロセッサ
  • 標準的なシングルサイクル RISC（Reduced Instruction Set Computer）プロセッサ
  • MIPS の簡略化版で、約 40 種の命令を実行可能なもの
• プロセッサの動作確認
  • Altera社DE2ボート上に、図1のような動作実験用のコンピュータを実現し、設計したプロセッサの動作を確認する
  • プロセッサで実行するプログラムは初めは機械語、途中からC言語で開発する
  • Cクロスコンパイラとして、MIPSをターゲットプロセッサとするgccを使用する
  • キャラクタディスプレイインタフェースAPIを使用してディスプレイに文字を出力
  • キーボードインタフェースAPIを使用してキーボード入力
  • DE2ボード上のプッシュスイッチ、スライドスイッチも使用

• プロセッサの設計（初期状態）
  • 未完成のプロセッサの Verilog HDL 記述を提供（実験1で提供）
  • 8 個の命令が未実装
  • 2 個のハードウェアモジュールが未実装
• プロセッサの設計（設計段階）
  • 即値符号なし整数加算命令、ストア・ワード命令を正しく実行できるようにする（実験1）
  • ジャンプ命令を正しく実行できるようにする（実験2）
  • Cクロスコンパイラを使いはじめる（実験3）
  • 即値符号なし・セット・オン・レス・ザン命令、ブランチ・ノット・イコール命令、ロード・ワード命令を正しく実行できるようにする（実験4）
  • ジャンプ・アンド・リンク命令を正しく実行できるようにする（実験5）
  • ジャンプ・レジスタ命令を正しく実行できるようにする（実験6）
  • 実験が進むにつれ動作するC言語プログラムのレベルがアップ
• プロセッサの設計（完成後）
  • 繰り返し処理、分岐処理、関数呼出、ポインタ、配列、符号なし整数の加減算が行えるプロセッサが完成
  • 文字列をディスプレイに出力できる（提供するmy_print()関数を使用）
  • キーボードからの入力を受けられる（提供するmy_scan()関数を使用）
  • 素数計算プログラムの作成 （実験7）
  • ステッピングモータ制御プログラムの作成（実験8）

• 実験1-1のWebページからダウンロード
• 実装済の命令
  • R 形式の命令：レジスタに格納されているデータに対して演算を行い、結果をレジスタに格納する種類の命令
    • ADD：命令で指定される 2 つのレジスタに格納されている値に対して加算を行い、結果を命令で指定されるレジスタに格納する。
    • ADDU：命令で指定される 2 つのレジスタに格納されている値に対して符号なし加算を行い、結果を命令で指定されるレジスタに格納する。
    • SUB：命令で指定される 2 つのレジスタに格納されている値に対して減算を行い、結果を命令で指定されるレジスタに格納する。
    • SUBU：命令で指定される 2 つのレジスタに格納されている値に対して符号なし減算を行い、結果を命令で指定されるレジスタに格納する。
    • AND：命令で指定される 2 つのレジスタに格納されているデータのビット毎の論理積を計算し、結果を命令で指定されるレジスタに格納する。
    • OR：命令で指定される 2 つのレジスタに格納されているデータのビット毎の論理和を計算し、結果を命令で指定されるレジスタに格納する。
    • NOR：命令で指定される 2 つのレジスタに格納されているデータのビット毎のNORを計算し、結果を命令で指定されるレジスタに格納する。
    • XOR：命令で指定される 2 つのレジスタに格納されているデータのビット毎のXORを計算し、結果を命令で指定されるレジスタに格納する。
    • SLL：
    • SRL：
    • SLLV：
    • SRLV：
    • SRA：
    • SLTU：
    • JALR：
    • SLT：命令で指定される 2 つのレジスタに格納されているデータの大小関係が ＜ であるかどうかを判定し、判定結果を命令で指定されるレジスタにセットする。＜ なら 1、そうでなければ 0 がレジスタにセットされる。
  • I 形式の命令：命令の中に直接書かれている値を用いて演算を行う種類の命令
    • ADDI：
    • ANDI：
    • ORI：
    • XORI：
    • BEQ：
    • BGEZ：
    • BLEZ：
    • BGTZ：
    • BLTZ：
    • BGEZAL：
    • BLTZAL：
    • SLTI：
    • LUI：
• 未実装の命令
  • R 形式の命令：レジスタに格納されているデータに対して演算を行い、結果をレジスタに格納する種類の命令
    • JR：命令で指定されたレジスタに格納されている値を PC にセットする。
  • I 形式の命令：命令の中に直接書かれている値を用いて演算を行う種類の命令
    • LW：データメモリに格納されているデータをレジスタに転送する。
    • SW：レジスタに格納されているデータをデータメモリに転送する。
    • ADDIU：命令の中に直接書かれている値と、命令で指定されるレジスタに格納されている値に対して符号なし加算を行い、結果を命令で指定されるレジスタに格納する。
    • BNE：
    • SLTIU：
  • J 形式の命令：PC の値を変更しジャンプ処理を行う種類の命令
    • J
    • JAL

• Altera社のFPGA向け統合開発環境Quartus IIを使用
• 機能レベルシミュレーションにはAltera社の論理シミュレータ ModelSim を使用
• MIPSのVerilog HDL記述と、命令メモリに格納するMIPSバイナリ・プログラム(機械語プログラム)のメモリ・イメージファイルを一緒に論理合成する

• ターゲットCPUをMIPSとするMIPSバイナリ・プログラム生成用のgcc,gas,binutilsを使用
• MIPS用のクロスコンパイルスクリプトcross_compile.shを提供、CソースからMIPSバイナリプログラムを生成
• MIPSバイナリプログラムからFPGA実装用メモリ・イメージファイルと、機能レベルシミュレーション用のVerilog HDL記述を生成する変換プログラムbin2vを提供
• C言語ソース　→　cross_compile.sh　→　MIPSバイナリ・プログラム　→　bin2v　→　FPGA実装用メモリイメージファイルと、機能レベルシミュレーション用のVerilog HDL記述　→　Quartus IIで論理合成　→　Quartus IIで回路のストリーム・アウトプット・ファイルをFPGAにダウンロード

• 参考書[3]（または、参考書[1,2]）とソース中のコメント、ヒント
• 各実験課題のWebページに掲載のプロセッサのブロック図

参考書

• [1] パターソン＆ヘネシー著（成田光彰訳）：「コンピュータの構成と設計（上巻）第３版」, 日経ＢＰ社
• [2] パターソン＆ヘネシー著（成田光彰訳）：「コンピュータの構成と設計（下巻）第３版」, 日経ＢＰ社
• [3] パターソン＆ヘネシー著（成田光彰訳）：「コンピュータの構成と設計（上巻）第４版」, 日経ＢＰ社